Патенты с меткой «процессора»

Номер патента: 1357967

Опубликовано: 07.12.1987

Авторы: Андреева, Бородин

МПК: G06F 13/00

Метки: памятью, процессора, сопряжения

...процессором и ЦМД ЗУ, поскольку полупроводниковое ЗУ имеет в 10-15 раз большее быстродействие, чемсовременные ЦМД ЗУ. Для этого необходимо иметь возможность подавать навход 15 различную по частоте синхросерию, Если время считывания с блока21 существенно, то синхроимпульсы,поступающие на соответствующие входыЦМД ЗУ, должны быть задержаны относительно импульсов, поступающих по шине 15.В режиме считывания из ЦМД ЗУ необходимо принять информацию из ЦМДмикросборок и освободить ее от нулей, 15соответствующих адресам дефектных регистров хранения в соответствующеймикросборке ЦМД ЗУ. Поскольку в общем случае адреса дефектных регистров в различных микросборках не совпадают, то приходится для выравнивания разрядов одного слова осуществить...

Номер патента: 1357968

Опубликовано: 07.12.1987

Авторы: Андреева, Бородин

МПК: G06F 13/00

Метки: памятью, процессора, сопряжения

...вЦМД ЗУ на вход 17 подают сигнал вклю чения блока 12, а на вход 16 - логическую "1", Поскольку "1" в режиме записи в регистрах 1 записана в последнем (справа) разряде, то информа" ция, принимаемая от процессора в последний ("права) разряд регистров 2, через блок элементов И 22 и элемент ИЛИ 21 поступает на элемент И 5, Если регистр хранения " -го ЦМД-микро- сборки бездефектен, то соответствую 13579 б 835 40 45 55 23 такта. Устройство работает так же, как и при записи, за исключением того, что первоначально логическая 1" в регистрах 1 заносится в первый (справа) разряд, а при каждом чтении из дефектного регистра хранения, эта "1" сдвигается влево.При использовании блока 25 памяти информация первоначально заносится в него, а затем быстро...

Номер патента: 1359780

Опубликовано: 15.12.1987

Авторы: Запольский, Пронин, Пыхтин, Рымарчук, Эстрина

МПК: G06F 13/00

Метки: периферийными, процессора, сопряжения, устройствами

...обменного слова, и запись из регистра27 в регистр 28 аппаратно сформированной микрокоманды ПАМЯТЬ, котораядешифруется на дешифраторе 40, после чего по управляющему сигналу сшестого выхода дешифратора 40 черезгрупповой информационный вход 12 иэлемент И 46 запускается специальныйсинхронизатор, выполненный на триггерах 50-54. Синхронизатор Формируеттри фаэных потенциала - три фазы(одна Фаза составляет цикл, состоящий из восьми синхроимпульсов СИ 1 ЦИ 8, показанных на фиг.9), которыевырабатываются спецсинхронизаторомпоследовательно друг за другом, причем появление очередной Фазы сопровождается снятием предыдущей фазы. С выхода элемента И 46 запускается путем установки триггера 50 перваяФаза выполнения микрокоманды ПАМЯТЬ.По следующему СИ 1...

Номер патента: 1361529

Опубликовано: 23.12.1987

Автор: Гайдашенко

МПК: G06F 3/00

Метки: абонентами, процессора, сопряжения

...25 постоянно включен на передачу информации на выход от входов 01, т.е, данных и контролвной информации от устройств ввода- вывода по шинам 14 и, только при наличии сигнала опроса контрольного адреса, переключает на выход группу входов 02, т.е. контрольного адреса от шифратора 5 по шинам 12.По шинам 11 от блока 4 управления поступают следующие управляющие и стробирующие сигналы: признак адреса (информации), запрос данных, опрос контрольного адреса, наличие данных.1Сигналы второй и третий поступают в инверсном виде и их конъюнкция (дизъюнкция прямых сигналов) при отсутствии первого сигнала управляет переключением шинного формирователя 23 на передачу информации в процессор.Стробом записи в регистр 2 (сигнал 9) является конъюнкция...

Номер патента: 1363229

Опубликовано: 30.12.1987

Авторы: Калиш, Каневская, Ткаченко, Хетагуров

МПК: G06F 13/14

Метки: памятью, процессора, сопряжения

...синхросигналами в соответствии с табл. 1. Работа осуществляется на частоте процессора Х (вход 127), разрешение прохож дения синхросигналов на входы управляющих схем вырабатывает элемент 4 И - ИЛИ 126 при состоянии 1 триггера 113.Кроме описанных выше двух основных режимов (работа с процессором и загрузка), устройство может работать в режи ме записи результатов в память ЭВМ и в режиме перезаписи результатов из одного набора буферных блоков памяти в другой. Блок 19 инициирует выполнение режима записи результатов в память ЭВМ тогда,когда закончена обработка процессором ( - 1)-й задачи и произведено переключение на обработку 1-й задачи, так как прежде, чем загружать в освободившийся набор буферных блоков памяти данные для (+1) -й задачи,...

Номер патента: 1363245

Опубликовано: 30.12.1987

Авторы: Кухарев, Новоселов, Скорняков

МПК: G06F 17/14

Метки: арифметическое, быстрого, преобразования, процессора, фурье

...на противоположный,при этом блоки 5-8 блокируются, а19-22 И открываются для передачи изрегистров 1-4 операндов в канал выполнения обратного БПФ, На выходеарифметического устройства формируется результат по цепи: сумматор-вычитатель 23 - блоки 24, 25 сумматоров,Г 2осуществляющие умножение на -коммутатор 26 - сумматор-вычитатель27 - блоки 14-17 элементов ИЛИ - выходы 28-31,Блок сумматоров работает следующим образомВходной операнд Х разрядностью Ипоступает на вход сумматора 38, надругой вход этого сумматора поступает значение операнда Х, сдвинутоена два разряда вправо, т,е, 0,25 Х;с выхода сумматора значение суммы1,25 Х, сдвинутое на три разрядавправо, т.е, 0,15625 Х, поступает навход сумматора 40. Параллельно сосложением в сумматоре 38...

Номер патента: 1374231

Опубликовано: 15.02.1988

Авторы: Морозов, Панков, Потапов, Танасейчук

МПК: G06F 12/00, G06F 13/00

Метки: многоблочной, памятью, процессора, сопряжения

...памяти сверх адресного пространства процессора 2 в регистр 9 расширения адреса, в младшую и старшую часть, заносится одинаковый код расширения адреса. Для перехода в другой раздел памяти 3 программно изменяются коды в регистрах ввода 7 и вывода 8. Чтобы переписать информацию из одного раздела памяти 3 в другой, необходимо запи 31 2 сать в регистр 7 ввода код раздела памяти 3, из которого осуществляетсяввод данных. В регистр 8 вывода заносится код раздела памяти 3, в который осуществляется вывод информации. В старшую часть регистра 9 расширения адреса заносится код расширения адреса для раздела, из которого осуществляется ввод данных. В младшую часть регистра 9 расширения адреса заносится код расширения адресадля раздела, в который...

Номер патента: 1381521

Опубликовано: 15.03.1988

Авторы: Гвинепадзе, Киреев, Мартынов, Мыскин, Торгашев

МПК: G06F 13/00

Метки: внешними, процессора, сопряжения, устройствами

...считывается код маски, который формирует с помощью сумматора 30 в регистре 31 новый код запроса ВУ, который заносится в регистр 5, сообщая ВУ о занятости устройства. Одновременно в регистре 29 форми. руется с помощью сумматора 28 и кода маски, полученного из блока 1, кол, соответствующий новому состоянию заданных управляющих сигналов ВУ. Приняв сигнал готовности устрйства одним из указанных выше способов, процессор выдает адрес микрокоманды, обеспечивающей передачу данных через регистр 6. Передача данных может также осуществляться в режиме прерывания работы процессора. Одновременно из блока 1 в блок 10 и далее в регистр 5 поступает новый код, указывающий ВУ о готовности устройства для приема следующей информации. После выдачи...

Номер патента: 1387011

Опубликовано: 07.04.1988

Авторы: Бульбанюк, Фомичев, Эпштейн, Якименко

МПК: G06F 17/14

Метки: арифметическое, преобразования, процессора, сигналов, фурье

...разряда передается через соответствующий элемент ИЛИ 8 - 11 на второй вход одного из блоков элементов И 17 - 20, разрешая считывание на определенный информационный выход такого значения кода, которое к этому моменту времени сформировалось в соответствующем счетчике 2, 3, 4 или 5.Таким образом, на выходы устройства в соответствующие моменты времени считываются коды О, которые могут записываться в ячейки соответствующих 1-х зон буферного блока памяти или непосредственно подаваться в усреднители процессора для Фурье-преобразования сигналов (фиг, 2 б - в).Поскольку счетчики 2 - 5 начинают суммирование или вычитание с начальных значений кодов, соответственно равных О,, Х то на выходах арифметического устройства одновременно...

Номер патента: 1390613

Опубликовано: 23.04.1988

Автор: Шаровар

МПК: G06F 13/00

Метки: многоблочной, памятью, процессора, сопряжения

...15 приемопередатчиков и совместно с сигналом ВД 4 формирует сиг-, нал с выхода третьего элемента И 10. Часть данных Д 16-Д , определяющих3адрес блока 4 памяти, через первый блок 15 приемопередатчиков поступает на второй вход коммутатора 5, а вторая группа данных Д;,-Д; - на вход дешифратора 13. Группа данных Д -Д определяет номер блока па-1мяти, которому разрешена работа. Если номер блока данных совпадает с заданным на дешифраторе 13, вырабатывается сигнал СиЗП, который поступает на информационный вход триггера 14. На синхровход триггера 14 поступает сигнал УПР, который формируется четвертым элементом И 11, сигналом с выхода третьего элемента И 10 и АЭ 1, На "выходе триггера 14 формируется сигнал СиЗП , который разрешает или...

Номер патента: 1408438

Опубликовано: 07.07.1988

Авторы: Ершов, Митрев, Рец, Тоценко

МПК: G06F 11/28

Метки: процессора, тестового

...количество тестовыхнаборов, которые впоследствии могутбыть приняты в ВЗУ, в регистры 2 передачи данных устройства и регистр 17и выполнены во втором режиме работыустройства,Режим приема и запуска тестов.устанавливается путем подачи единичного сигнала на вход 25 устройства.Процессор должен быть переведен в режим покомандной работы и останова посигналу АК. На регистр 55 через вход21 устройства заносится число реали 35заций каждого тестового набора. Запуск устройства осуществляется подачей единичного импульса на вход 26устройства. По этому импульсу счетчик 35 устанавливается в ноль, асчетчик 34 единичным импульсом, про" .ходящим через элементы И 41 и ИЛИ 36,устанавливается в состояние К. Значение ноль на счетчике 35 и отличие отнуля...

Номер патента: 1410028

Опубликовано: 15.07.1988

Авторы: Некрасов, Орлов, Поляков

МПК: G06F 9/00

Метки: выборки, команд, процессора

...логических условий. При единичном значе, нии данного разряда с выхода 22 блока 10 подается управляющий сигнал наувеличение текущего значения счетчика 8 на +4. Новое значение адресаиз счетчика 8 используется для выборки из памяти второго командного слова, которое загружается в регистр 3по сигналу с выхода 18 блока 10. Принулевом значении 30-го разряда счетчика 8 второе обращение к памяти изаполнение регистра 3 не производится.Далее с выхода 21 блока 10 микропрограммного управления выдаетсясигнал на вход 13 блока 9 управленияраспаковкой команд, разрешающей установку триггера 25 в исходное состояние, т,е, в "1" при единичном значении 30-го разряда счетчика 8.После заполнения конвейера на пятом выходе блока 10 устанавливаетсянулевое...

Номер патента: 1432538

Опубликовано: 23.10.1988

Авторы: Егоров, Потапов, Шакиров

МПК: G06F 12/00, G06F 13/16

Метки: многоблочной, памятью, процессора, сопряжения

...сигналов ЗП или ЧТ соответственно с линий 22 и 23 выдает единичный сигнал на один из выходов 49-56. Если на дешифратор 3 поступил сигнал ЧТ, то с выхода 49 единичный сигнал поступает на резрешающий вход узла 12, разрешая прохождение информации, записанной на регистре 4, на ши"ну 42 данных процессора. В режиме"Запись" процессор после сигнала СИАустанавливает необходимое значениестарших разрядов номера массива нашину 42 и вырабатывает сигнал ЗП, покоторому дешифратор 3 выдает с выхода 50 единичный сигнал на разрешающийвход узла 13, и информация с шины 42данных процессора записывается в регистр 4. Чтение и запись в регистры5-7 осуществляется аналогичным образом. После установки номеров массивов памяти на регистрах 4 и 5,...

Номер патента: 1439605

Опубликовано: 23.11.1988

Авторы: Гимранов, Жиляев, Иванов

МПК: G06F 13/00

Метки: памятью, процессора, сопряжения

...адрес кз 1:.,:., с которой начинается линейньй участок программы. Для этого блок постояннойпрограммируемой па 1 ьзтц (111,.) 2 ) грогрямируется таким образом, "то еслина шине 29 появляется код команды перехода, то сигнал с выхгя ПЗУ 25устанавливает в едцццчцс е состояниетриггер 20, который,.:., :".,г.единичное состояние трцк.-е; я 18 цформирование с выходя элеме.я 1 ПП 117 сигнала записи в счетчцкц 4, 9,13 с шины 28 адреса перекопа.Сигналом ИУ обнуляются триггеры18 и 20 через элемент И 26 и счетчики 4, 9, СЧЗ 13. Таким образом, устройство приводится в начяльцм состояние,Рассмотрим выполнение -й трехсловной команды, зятем (+"-й команды перехода (фиг,2). После вьп.олнецця (-1)-й команды п 1 оцессор ЭВМпередает по ппце 29 адрес...

Номер патента: 1444814

Опубликовано: 15.12.1988

Авторы: Савенкова, Шангин

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, операндов, преобразования, процессора, формирования, фурье

...разрядовсчетчика 10, начиная с второго. На 15первом выходе формируется последовательность адресов для записи операндов. Далее процесс продолжаетсяаналогично описанному выше и формируются адреса считывания адресов последней итерации, что соответствуетзначению единицы на пятом выходе дешифратора 12 (при И = 32), на выходе мультиплексора 33 устанавливается высокий уровень. При появлении 25сигнала ДШ 7 через элемент 22 сбрасываются регистр 23 и триггер 20.Работа счетчика 29 по входу "+1" блокируется. Устройство находится в состоянии готовности к исполнению следующей команды,Рассмотрим работу устройства приформировании адресов для операциибезызбыточного алгоритма БПФ.Как известно, для выполнения операции безызбыточного алгоритма...

Номер патента: 1456964

Опубликовано: 07.02.1989

Автор: Тетенкин

МПК: G06F 13/24

Метки: ввода, вывода, процессора, сопряжения, устройствами

...либо 45 получив сигнал прерывания на выходе28 прерываний устройства (режим работы по прерываниям), либо путем опроса порта состояния устройства (режим опроса),считывает содержимое трнг.гера 72 регистра 6 и триггеров 74и 75 регистра 7.При реализации ввода слова информации иэ устройства ввода-вывода пос.леднее Формирует на входе 32 слово 55 информации, а на входе 33 - комбинацию управляющих сигналов, котораячерез выход 26 регистра 6 транслируется на входы узлов О и 3, При этом, на выходе узла 3 в интерфейс процес 5 10 15 20 25 30 на управляющих сигналах хранится в постоянной памяти 80 узла 10.При реализации вывода слова информации в устройство ввода-вывода процессор осуществляют вывод слова информации в порт вывода устройства, при этом...

Номер патента: 1476467

Опубликовано: 30.04.1989

Авторы: Заяц, Яковлев

МПК: G06F 11/07

Метки: восстановления, процессора, работы

...второго элемента ИЛИ 22 блокирует поступление стробирующих сиг.налов на вход разрешения записи врегистр 3 повторения через шестойэлемент И 15 и первый элемент ИЛИ 16,Таким образом, в регистре 3 повторения сохраняется операнд, относящийся к микрокоманде, выполненной сосбоем,В это же время сигнал ошибки с выхода второго элемента ИЛИ 22 устанавливает в единичное состояние пятыйтриггер 23 и строб.с входа синхронизации устройства запускает таймер, ав счетчике 26 осуществляется подсчетпоступающих на его счетный входстробирующих импульсов,Для восстановления содержимогоблока 1 локальной памяти выполняетсямикрокоманда записи содержимого регистра 3 повторения в блок 1 локальной памяти, после чего производитсяустановка регистра 21 ошибок в...

Номер патента: 1481758

Опубликовано: 23.05.1989

Авторы: Некрасов, Орлов, Поляков, Сазонов

МПК: G06F 9/00

Метки: выборки, команд, процессора

...регистра 3, Код операции команды с выхода коммутатора 5 поступает на вход дешифратора 6.Работу устройства рассмотрим на примере выборки командной информации при обработке некоторой последовательности команд РХ, КК, КХ, расположенной в памяти начиная с адреса с единичным значением (М - 1) -го разряда.На этапе заполнения конвейера в счет. чик 8 загружается адрес первой команды, а на вход 2 устройства поступает сигнал на запуск конвейера, и блок 9 микропрограммного управления вырабатывает последовательность управляющих сигналов для заполнения конвейера (фиг. 4): с выхода 12 блока 9 .подается сигнал на загрузку первого регистра 3 командным словом из памяти (слово загружается из ячейки, адрес которой определяется кодом на выходе 11...

Номер патента: 1481779

Опубликовано: 23.05.1989

Авторы: Винников, Крючко, Мориловцев

МПК: G06F 13/00

Метки: памятью, процессора, сопряжения

...подсоединены к магистрали (шине) 3, соединяющей эти регистры с блоком 1, входы управления этих регистров сигнальными линиями 66-68 соединены с выходами регистров 56 и 57 и блока 60,Входы блоков 59 и 60 подсоединены к сигнальной линии 19 идентификации синхрообмена, вторые входы этих блоков подсоединены соответственно к сигнальным линиям 69 и 70 шины 11 связи процессора и интерфейса, третья сигнальная линия 71 которой подсоединена к управляющему входу режима приостановки генератора 65 импульсов. Блок 62 формирования кода операции обмена сигнальной линией 72 записи шины 9 кода операции обмена соединяется с вторыми входами блоков 58 и 61, а сигнальной линией 73 чтения шины 9 - с третьими входами блоков 60 и 61, вход формирования кода...

Номер патента: 1499373

Опубликовано: 07.08.1989

Авторы: Морозевич, Федосенко, Шемаров

МПК: G06F 17/14

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...с адресами 21-23аналогичны микрокомандам с адресами3-5 и осуществляют формирование адреса второго операнда (и+1)-й пары(на момент входа в циклический участок адрес 0000101).Таким образом, при выполнении циклического участка происходит адресация (и)-й пары для записи в память, (и+1)-й пары для считыванияиэ памяти и обработки в следующемцикле.В микрокоманде с адресом 14 анализируется условие ХО, При попытке сформировать адрес для записи в памятьпервого операнда (и)-й пары, не принадлежащего п ространству адресов слояалгоритма БПФ для данной выборки, условие ХО становится равным единице;При этом происходит условный переходк выполнению микрокоманды с адресом24, Ясли первый операнд (пара операндов) принадлежит пространству, топерехода не...

Номер патента: 1501071

Опубликовано: 15.08.1989

Авторы: Бабкин, Кабардин, Коробков, Шитиков

МПК: G06F 13/00

Метки: блоков, группой, памяти, процессора, сопряжения

...Далее устройство 1 снимает сигнал "Ответ", приемопередатчик 7 переключается в исходноесостояние, прекращается передача инФормации через буйер 3 данных, Процессор снимает сигнал 11 ОБМ" и на этомцикл обмена "Ввод заканчивается,В алгоритмах для циклов записи и чтения одного слова блоков б памяти (Фиг, 4 и 5) приняты обозначения:Х - константа или имя константы;ЯХ - константа есть абсолютныйадрес;(Х) - содержимое ячейки или реги. стра Х есть данные; Я(Х) - содержимое ячейки или регистра Х есть абсолютный адресК; - имя регистра с номером ,Для случая сопряжения устройства1 с восемью блоками 6, емкостью по64 К 16-разрядных слов каждый узлыимеют адреса:1760008-1760368 Буферы данных 3176040 . Триггер 131760428 . Регистр 14 управления блоками...

Номер патента: 1508223

Опубликовано: 15.09.1989

Авторы: Аласов, Вертлиб, Жданов, Жожикашвили, Косинец, Магомедов, Никитин, Окунев, Саксонов, Терещенко, Фельдман

МПК: G06F 13/12

Метки: внешними, информации, обменом, процессора, устройствами

...),После загрузки регистров узлов100 (101) и регистра 105 устройствоготово к работе и ожидает прихода сигналов запроса прямого доступа (ЗПД)по линиям 17 от абонентовСигнал в каждой линии 17, поступаяот соответствующего абонента черезблок 15 на блок 9, возбуждает соответствующий канал блока 9, который транслирует сигнал запроса по соответствующей линии 38 в блок 11. Еслиодновременно по линиям 17 в один изузлов 100 (101) поступает несколькозапросов, то конфликт между ними разрешается встроенной в узел 100 (101)схемой приоритета, режим работы которой (дисциплина обслуживания) задается процессором. Решение конфликта призапросе прямого доступа от несколькихузлов 100 и 101 возложено на узелприоритета блока 11, образованныйэлементами...

Номер патента: 1509893

Опубликовано: 23.09.1989

Авторы: Кудряшов, Куконега, Старцев, Чернокрылов, Яковлев

МПК: G06F 13/32, G06F 9/50

Метки: внешними, процессора, сопряжения, устройствами

...которого производится в любоевремя по инициативе центрального процессора, и в режиме инициативной ра-.боты устройства, что позволяет посигналам от двухпозиционных датчиков,соответственно выбрать нужную подй 09 85119883 6 1, Устройство сопряжения, процессора с внешними устройстнами, содержащее .шинный формирователь, шифратор адреса и блок формирования ответного сигнала, выход которого является выходом устройства,для .подключения к входу ответа процессора, информационный вход шифратора адреса является входом устройства для подключения к адресным входам процессора, информационный вход-выход шинного формирона" 20 теля является входом-выходом устройства для подключения к шине данных процессора, запросный вход устройства для подключения к...

Номер патента: 1517031

Опубликовано: 23.10.1989

Авторы: Волошин, Долголенко, Засыпкин

МПК: G06F 13/00

Метки: оперативной, памяти, процессора, сопряжения

...на него приходит синхроимпульси на его информационном входе присутствует логический "0", состояниеего нулевого выхода не изменяется,исигнал БЕАР, инициализирующий циклчтения ОЗУ, не возникает,В режиме запрета чтения операндапри возникновении цикла регенерацииОЗУ в момент выборки безадресной команды для обеспечения сохранности информации в таком ОЗУ необходимо периодически проводить специальные циклы регенерации, при которых обращениек нему запрещено, так как можно получить неопределенную информацию, Поскольку ОЗУ и процессор работают вобщем случае асинхронно, то такойцикл может возникнуть при выполнениилюбой микрокоманды, в том числе и вмомент выполнения центральным процессором нулевой микрокоманды подпрограммы выборки безадресной...

Номер патента: 1522225

Опубликовано: 15.11.1989

Авторы: Жданов, Чапурных

МПК: G06F 13/16

Метки: видеоконтроллера, процессора, сопряжения

...сигнала на элементе 7 задержки. Длительность задержки сигнала элементом 7 задержки определяется временем, необходимым для записи информации в регистр 3 из блока 1 оперативной памяти. Во время отсутствия импульса записи на выходе элемента 8 И будет высокий уро-вень сигнала, по котороиу из блока 1 оперативной памяти будет выполняться 25 считывание информации. И если выполняется такт Т 1 и есть запрос асинхрон,ного доступа процессора, предназначенный для считывания информации из блока 1 оперативной памяти установлен сигнал считывания высокого уровня на входе 1 б), то считываемая информация будет записываться в регистр 3 до появления сигнала на выходе эле-.мента 7 задержки. При этом на все ос тальное время удержания сигнала...

Номер патента: 1525698

Опубликовано: 30.11.1989

Авторы: Жуков, Степанов, Фукс

МПК: G06F 3/153

Метки: блоком, дисплейного, памяти, процессора, сопряжения

...т.е.запись запрещена, то установка триггера 11 в единичное состояние непроизводится, сигнал ИЕ на выходе25 не формируется, нулевой потенциал на выходе элемента И-НЕ 9 блокирует тактовый импульс процессора,который остается в состоянии приостанова, Появление нулевого потенциалана выходе элемента 13 И приводит кразблокировке тактового импульса и5установке триггеров 2 и 11 в единич-. ное состояние, формирование сигнала УЕ на выходе 25, сбросу триггеров 2 и 11 по окончании цикла записи.Таким образом, сигналы на входах 24 и 22 и выходе 25, т.е, тактовые сигналы синхронизации процессора и кадрового буфера, могут быть несинх.- ронны, а ожидание процессором готовности кадрового буфера минимально, При этом из-за несинхронности потери на...

Номер патента: 1529236

Опубликовано: 15.12.1989

Автор: Михнов

МПК: G06F 13/00

Метки: арифметических, группой, процессора, процессоров, сопряжения, центрального

...В результате происходит блокировка памяти программ, При появлении сигнала Чт ЦПпс цепи 17 нашину 15 данных поступает код команды выхода иэ подпрограммыВВТ из многорежжшого буферного регистра 49, Этот регистр в устройствевключен таким образом, что при подаче сигнала на его .входы ВК и ВК свыхода снимается код, набранный наинформационных входах, В данном случае набран код, соответствующий команде КЕТ, Сброс команды КЕТ происходитпри исчезновении сигнала с выхода элемента ИЛИ 38, а сброс блокировки программной памяти - при появлении сигнала,ПЗх ЦП по цепи 16,Временная диаграмма (фиг.9) поясняет организацию аппаратного переходав программу, ЦП 1 выставляет единичный сигнал ПЗх ЦП по цепи 16 в начале тре 1 и тьего такта машинного цикла...

Номер патента: 1531106

Опубликовано: 23.12.1989

Автор: Лавренюк

МПК: G06F 17/13

Метки: вычислительный, задач, матричного, переноса, процессора, решения, теории, узел, цифроаналогового

...решением уравнения (3) и соответствующий моделируемой плотности частиц, вылетаюцих иэ точки 11 в направлении луча р,. КР; = К,(В, +Г:, ). (5) Перед решением уравнейия (3) с учетом (4) ив регистры 2.1- 2.Г 1+3 заносятся коды коэффициентов К Кь - и"При решении эти коды поступают на цифровые входы цифроаналоговых преоб" разователей 3.1-3,Г 1+3. На аналоговые входы цифроаналоговых преобразователей 3.1-3.Г 1 подаются значения узловых потенциалов Ъ, с выходов сумматоров 4, включенйых в другие узлы матричного процессора. Величины этих")масштабные коэффициенты т (1 = трЧ). Произведения этих потенциалов и кодов коэффициентов поступают в соответствии с решаемым уравнением (3) с выходов цифроаналоговых преобразователей 3.1-3.Г на вход сумматора 4....

Номер патента: 1532919

Опубликовано: 30.12.1989

Авторы: Жига, Зубенко, Корченко, Кучугурный, Паламаренко, Стасюк

МПК: G06F 7/544

Метки: матричного, процессора, ячейка

...сумматорычитатель, выход которого соединенвходами первого слагаемого первого умматора, выход которого является ервым информационным входом ячейки, ервый управляющий вход которой сое-.: динен с входом режима сумматора-выЧитателя, первый информационный вход которого является первым информацион ным входом ячейки, второй информа-.ционный вход которой соединен с входом первого слагаемого второго сумматора, выход которого соединен свторым информационным входом сумматора-вычитателя, выход которого является вторым информационным выходомячейки, второй управляющий вход которой соединен с входом режима третьего сумматора, входы первого и второго слагаемого которого являютсятретьим и четвертым информационнымивходами ячейки, о т л и ч а ю щ а яс я...

Номер патента: 1532936

Опубликовано: 30.12.1989

Авторы: Буянов, Овчинников, Стародубцев

МПК: G06F 13/00

Метки: абонентами, процессора, сопряжения, центрального

...опроса состоянияблоков анализа и съема информациидля передачи в соответствующие преобразователи кода и коммутаторы,29366 5 1 15 2 25 3 доступа, первый, второй блоки анализа, первый, второй коммутаторы, преобра зова тел ь па раллел ь ног о кода впоследовательный, преобразовательпоследовательного кода в параллельный, первый, второй накопители данных и дешифратор, причем вход первого дешифратора адреса и первый входпервого блока анализа являются входомустройства для подключения адресноговыхода центрального процессора, информационный вход первого коммутатораявляется входом устройства для подключения информа ционного выхода центрального процессора, выход первогодешифратора адреса соединен с информационнымм входом первого блока определения...