Устройство сопряжения процессора с арифметическим расширителем

СОЮЗ СОВЕТСКИХОСЦМЛаМепкаРЕСПУБЛИК ЯО 129875(51)4 С 06 Р 3 00 1 ИСАНИЕ ИЗОБРЕТЕНИЯ Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ к вычислить исполь отки инподключестве ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(56) Авторское свидетельство СССРВ 1182529, кл. С 06 У 13/00, 1984.(54) УСТРОЙСТВО СОПРЯЖЕНИЯ ПРОЦЕССОРА С АРИФМЕТИЧЕСКИМ РАСШИРИТЕЛЕМ(57) Изобретенио относится тельной технике и может бы зовано в устройствах обраб формации для одновременног чения к процессору через о ЭВМ внешних устройств, в к1298758 35 которых могут использоваться расширители арифметики, функциональныерасширители, периферийные процессоры за счет сопряжения процессораодновременно с несколькими функциональными расшнрителями такого типа,которым для работы требуется органиэация записи,и считывания болеедвух операндов. Целью изобретенияявляется расширение класса решаемых задач, Это достигается тем; чтов устройство, позволяющее осуществить загрузку операндов с общей шины в функциональные расширители 1Изобретение относится к вычислительной технике, может быть использовано в устройствах обработки информации для подключения функциональ-ных расширителей (ФР), например арифметических, к электронно-вычислительной машине (ЭВМ), и является "усовершенствованием устройства по основному авт.св. У 1182529.Цель изобретения - расширение класса решаемых задач за счет обеспечения возможности подключения группы расширителей.На фиг, 1 представлена блок-схема устройства; на фиг. 2 и 3 - временные диаграммы работы устройства в циклах "Ввод" и "Вывод".Устройство (фиг. 1) содержит магистральный приемопередатчик (МПП) 1, первый элемент ИЛИ 2, блоки 3 и 4 памяти, триггер 5 признака записи микрокоманды, триггеры 6 и 7 первой и второй групп, триггеры 8, одновибратор 9 записи микрокоманды, одновибраторы 10 и 11, элементы И 12 группы, составляющие вместе с триггером 8 и элементом И 13 узел формирования сигналов записи микрокоманды и считывания операндов результата (обозначен штрихпунктирной линией на фиг, 1), элемент И 14, элемент ИЛИ 15, входы 16 признака адреса данных, 17 признака ввода, 18 начальной установки и 19 признака вывода данных устройства, информационный вход"выход 20 устройства, информационный выход 21 устройства,параллельно с выполнением командпроцессора, связанных с обращением к памяти ЭВМ, и содержащее магистральный приемопередатчик 1, первый блок 3 памяти, два элемента ИЛИ2, 15, элемент И 14, группы одновибраторов, группы триггеров, второй блок 4 памяти, группы триггеров 8 и элементов И 12, 13, что позволяет подключить через одно устройство к функциональный расширителей, в каждый из которых можно записать п операндов и считать ш результатов. 3 ил,2информационный вход 22 .устройства, выходы 23 записи микрокоманды, выходы 24 записи операндов (и - число выходов записи операндов в ФР), считывания операндов результата 25, выход 26 начальной установки устройства. оУстройство работает следующим образом.При обмене информацией с информационного входа-выхода 20 устройства через МПП 1 на адресные входы блоков 3 и 4 поступает адрес ячейки памяти, По адресам в блоках 3 и 4 записаны двоичные коды, которые являются признаками для формирования сигналов записи-считывания, поступающих на выходы 23 - 25 устройства, По управляющему сигналу с входа 16 двоичный код иэ блока 3 поступает в триггеры 5-7, а иэ блока 4 - в триггеры 8. Сигнал "1", поступающий на вход триггера 5, является признаком записи микрокоманды, на входы триггеров 6 - признаком записи операндов в ФР, на входы триггеров 7 прИзнаком считывания ш-операндов, на входы триггеров 8 - кодом, определяющим, в какой из ФР,записывается микрокоманда или из какого ФР будет считана информация в цикле ввода результатов в ЭВМ. Запись сигнала "1" в триггеры 5 - 7 является разрешением срабатывания одновибраторов 9-11 при приходе с входов 17 и 19 устройства управляющих сигналов признаков ввода-вывода данных. Одновиб 3 12 , раторы 10 формируют импульсы, поступающие одновременно на входы записи операнда всех Е функциональных расширителей, подключенных К устройству. Одновибраторы 11 формируют импульсы, поступающие на вторые входы элементов И 12, на первые входы которых поступает код с триггеров 8. Сигнал с выхода элемента И 12 является сигналом считывания ш-го опе ранда (определяется срабатыванием ш-го одновибратора 11) из 1-го ФР (определяется записью "1" в один из Е триггеров 8). Одновибратор 9 формирует импульс, поступающий на первые входы элементов И 13, на вторые входы которых поступает код с триггеров 8, сигналы с выходов И 13 поступают на входы записи микрокоманцы функциональных расширителей и являются выходами 23 записи устройства. МПП 1 работает на выдачу информации на вход-выход 20 при считывании результата, а в остальных случаях - на прием из нее, Сброс устройства, происходит по сигналу, поступающему на вход 18 устройства. Такая органиэация позволяет подключить через одно устройство 1 функциональных расширителей, в каждый иэ которых можно записать й-операндов и считывать ш-результатов.Формула изобретенияУстройство сопряжения процессора с арифметическим расширителем по авт. св. У 1182529, о т л и ч а ю - .щ е е с я тем, что, с целью расширения класса решаемых задач за счет 98758обеспечения возможности подключениягруппы расширителей, в устройствовведены второй блок памяти, К узловформирования сигналов записи микрокоманды и считывания операндов результата, каждый иэ которых состоитиз триггера, элемента И н группыэлементов И, причем,в каждом узлеформирования сигналов записи микро О команды и считывания операндов результата выход триггера соединен спервыми входами элементов И и элементов И группы, выходы котоРых являются соответственно выходом устрой ства для подключения к входу сигнала записи микрокоманды и группой выходов устройства для подключения кгруппе входов сигналов считыванияоперандов соответствующего расши рителя, адресный вход блока памятисоединен с информационным выходоммагистрального приемопередатчика, а1-й выход ( = 1,1) - с информационным входом триггера х-го узла формирования сигналов записи микрокоманды и считывания операндов результата, входы сброса и синхронИзациикоторого соединены соответственнос входами начальной установки и приз"нака адреса данных устройства, вто"рые входы элементов И группы -гоузла формирования сигналов записимикрокоманды и считывания операндоврезультата соединены с выходами со ответствующих одновибраторов, выхододновибратора записи микрокомандысоединен с вторыми входами элементовИ узлов формирования сигналов записи микрокоманды и считываний операн дов результата.1298758 др. БП Вых БП ставитель В. Вертлибхред Л.Сердюкова ктор С. Шекма Пап дакт Заказ 891/5 ого коми ний и аушск 113 Проектная енно-полиграфическое предприятие, г, Ужгород,роизв Тираж 673 ИИПИ Государстве по делам изобре 5, Москва, Ж,Подписноета СССРьггийб д, 4/5