Патенты с меткой «процессора»

Номер патента: 1056176

Опубликовано: 23.11.1983

Авторы: Вайзман, Гущенсков, Ермолович, Ковалев

МПК: G06F 3/04

Метки: модулей, процессора, сопряжения

...состояний.1. Занят, Это означает, что модуль 63 занят обработкой какой-либо информации и принять информацию от другого модуля не может, При этом он возбуждает соответствующую шину 22 занятости2. Ожидает, Это означает, что модуль 63 передавал какую-либо информацию для обработки другому модулю и ожидает от него ответа, Этот модуль свободен только для приема ответной информации. Для всех остальных модулей он считается занятым и связь с 45 ним не может быть установлена. В этом состоянии модуль возбуждает соответствующую шину 21. Модуль 63 желающий выдать информацию в ответ на информацию от другого модуля, возбуждает вместе с шиной 20 шину 21. Одновременное наличие единичного сигнала на шинах 20 и 21 является признаком того, что...

Номер патента: 1056207

Опубликовано: 23.11.1983

Автор: Матюшонок

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, операндов, преобразования, процессора, формирования, фурье

...например 1024, 512 или 256 точек. Затем ло входу 12 устанавливается режим работы блока адресации путем подачи единичного потенциала на однуиз линий 12-1-2-3. При влкючении режима БПФ подан потенциал на линию2-1, При этом входные синхроимпульсы поступают на входную шину 11 узлауправления выдачей адресов 9, пройдя через делитель на триггерах 14 и 15 с частотой в 4 раза меньшей входной. Синхроимпульсы ( фиг.2 а, б, фиг.3) поступают на входную логику 2 счетчика 1,который изменяет свое состояние с каждым входным синхроимпульсом, причемодин из разрядов счетчика 1 блокируется с помощью входной логики, управляемой регистром 4, который произ 1056207водит сдвиг "1" с окончанием каж" дой итерации. На первой итерации блокируется...

Номер патента: 1057947

Опубликовано: 30.11.1983

Авторы: Вепрев, Гребенников, Кучерков

МПК: G06F 11/16

Метки: отказов, процессора, фиксации

...команд программы, ошибка приобработке на-м уровне и -й команды, успешное повторение Г 1 -.1+-й команды и т.д. Если маска прерывания по легкой ошибке открыта, то зацикливание происходит по алгоритму: успешное повторение 6 -к+(-й команды в несовмещенном режиме, сброс счетчика повторений выполнение программы обработки прерывания от схем контроля,дальнейшая обработка текущей программы, начиная с команды й -1, ошибка при обработке на-м уровнеМ-й команды, успешное повторение последней команды программы прерывания от схем контроля, сброс счетчика повторений, выполнение программы обработки прерывания от схем контроля и т,дПоследний алгоритм зацикливаниявозможен при возникновении ошибок, фиксируемых при обработке команд, не используемых в...

Номер патента: 1059560

Опубликовано: 07.12.1983

Авторы: Александрова, Королев, Осипов, Федоров

МПК: G06F 3/04

Метки: памятью, процессора, сопряжения

...записи содержит элемент ИЛИ-НЕ и элемзнтИ-НЕ, причем входы элемента ИЛИ-НЕявляются соответственно первым итретьим входами Формирователя, авыход соединен с первым входом элемента И-НЕ, второй вход и выход которого являются соответственно вторым входом и выходом Формирователя.На фнг, 1 представлена блок"схема предлагаемого устройства; наФиг. 2 - временные диаграммы циклачтения и регенерации на Фиг, 3 -то же, цикла записи; на Фнг. 4-7функциональные схемы блока управле"ния, формирователя сигнала записи,блока контроля информации, узловконтроля корректируемых и некорректируемых ошибок.Устройство содержит память (накопитель) 1, блок 2 регенерации,блок 3 управления, блок 4 контроляинформации, коммутатор 5 адреса,Формирователь 6 сигнала...

Номер патента: 1072056

Опубликовано: 07.02.1984

Авторы: Звягинцев, Павлусь, Шевченко

МПК: G06F 17/14

Метки: блок, дискретного, коэффициентов, преобразования, процессора, тригонометрических, формирования, фурье

...входу формирователя приращений адреса, выход которого подключен к информационному входу регистра адреса, тактовый вход счетчика итераций соединен с выходом последнего разряда счетчика циклов, информационный выход которого подключен к второму входу формирователя приращений адреса, причем тактовый вход счетчика циклов является первым тактовым входом блока, тактовые входы первого и второго узлов постоянной памяти объединены и являются вторым тактовым входом блока, содержит формирователь дополнительного кода, шесть элементов И и три элемента ИЛИ, инверсный выход стар щего разряДа регистра адреса соединен с первыми входами первого, второго и третьего элементов И, прямой выход старшего разряда, регистра адреса подключен к первы 3 входам...

Номер патента: 1080149

Опубликовано: 15.03.1984

Автор: Шемаров

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...при этом тактовый вход счет"чика и первые входы элементов 2 И-НЕобъединены.между собой и являютсятактовым входом устройства, инфор- бОмационный выход счетчика подключенк адресному входу узла постоянной,памятк, вход старшего разряда,адресного входа которого подключенк выходу старшего разряда дешифра тора, первый информационный выходузла постоянной памяти подключен ковторому входу первого элемента2 И-НЕ, выход которого подключен ксуммирунщему входу первого реверсивного счетчика, второй информационный выход узла постоянной памятисоединен со вторым входом второго элемента 2 И-НЕ,.выход которогоподключен к вычитакщему входу первого реверсивного счетчика, третийинформационный выход узла постоянной памяти соединен со вторым входомтретьего...

Номер патента: 1083196

Опубликовано: 30.03.1984

Автор: Кипецкий

МПК: G06F 13/06

Метки: запоминающим, процессора, связи, устройством

...устройства.Устройство работает следующим образом.Адресные выходы. запоминающего устройства (ЗУ 11 разделены на три группы 12, 13 и 14. Первая группа 13 адресных выходов устройства подключена к регистру 3 массива, разрядность которого определяет количество массивов, содержащихся в ЗУ. Вторая группа 14 адресных выходов устройства представляет собой выходы реверсивного счетчика б и адресует ячейки подмассива информации,относящиеся к определенному значению адреса. Обьем подмассива определяется разрядностью щ счетчика и составляет 2 ячеек памяти, сформированных проФцессором. Третья группа адресных входов запоминающего устройства 11 подключена к адресной шине процессора 10, которая адресует 2 к ячеекпамяти, принадлежащих определенномумассиву...

Номер патента: 1092506

Опубликовано: 15.05.1984

Автор: Никитин

МПК: G06F 9/32, G06F 9/50, G06F 9/54 ...

Метки: буферизации, команд, процессора

...с вторым информационным входом блока замещения, второй выход которого подключен к второму информационному входу се лектора, третий информационный вход которого соединен с выходом регистра номера сравнения, выход третьего коммутатора адресов подключен к адресному входу блока памяти признаков 25 действительности, выход буферного регистра адреса соединен с вторым входом второго коммутатора адресов, с третьим входом третьего коммутатора адресов и с вторым входом сумма тора связности, выход блока выработки приращения адреса преднакачки под- . ключен к входувторого слагаемого адресного сумматора, управляющий вход блока выработки приращения адре.З 5 са преднакачки подключен к сигнальному входу устройства, выход элемента И соединен с...

Номер патента: 1096649

Опубликовано: 07.06.1984

Авторы: Григоренко, Запольский, Иванов, Чистяков

МПК: G06F 1/30

Метки: процессора, электропитания

...с входами триггера и коммутатора, третий вход формирователя соединен с входом счетчика и через соединенные последова" тельно элемент И и триггер - с первым выходом формирователя, четвертый вход которого через счетчик соединен с входом коммутатора.1(роме того, формирователь признаков состояния содержит счетчик, дватриггера, четыре элемента И, причемопервыл вход формирователя соединен с.входом первого элемента И, второйвход формирователя соединен с входомпервого элемента И и через второй элемент И - с входом счетчика, выходкоторого соединен с входами первоготриггера, третьего элемента И н черезчетвертый элемент И - с входом второго элемента И, третий вход формирователя соединен с входами первогои второго триггеров, четвертый...

Номер патента: 1096653

Опубликовано: 07.06.1984

Авторы: Бурцева, Майдельман, Миронов, Ревенко, Щеглов

МПК: G06F 13/06

Метки: памятью, процессора, сопряжения

...И 3 служит для формирования запроса прерывания 1 в случае появления сигнала ошибки вкоде входной шины данных. Опрашивается наличие ошибки сигналом микропроцессора "Разрешение прерывания". Дешифратор 4 предназначен для дешифрации определенных кодов адресной шины при наличии сигнала "Вывод" на управляющей шине микропроцессорной системы. Пер-вьщ триггер 5 служит для записи сигнала с выхода дешифратора 4. Выход три гера 5 считываетсясигналом микропроцессора "Запись" с помощью второго элемента И 7 на дополнительную выходную шину да;.ных. Второй триггер 6 предназначен для запоминания сигнала дополнительной входной шины данных 0 с помощью сигнала "Прием" с выхода микропроцессора. Третий элемент И 8 служит для формирования запроса прерывания к...

Номер патента: 1111173

Опубликовано: 30.08.1984

Авторы: Карташевич, Николаевский, Ходосевич

МПК: G06F 17/14, G06F 9/00

Метки: быстрого, преобразования, процессора, фурье

...двух операндов. За это время устройство управления 4 формирует еще дваадреса для выбора двух операндов из второй части памяти 1, которые записываются во входные регистры арифметического блока 2. После обработки первой пары операндов устройство уп-равления 4 формирует коды адресов, по которым информация записывается во вторую часть памяти 1, а другая пара после обработки - на место выбранной информации из первой половины памяти. Затем снова формируются адреса для выбора информации из памяти 1. Так работает устройство на одной итерации БПФ. Как видно из графа, приведенного на фиг. 1, порядок выбора операндов на каждой итерации остается неизменным. Кроме того, номера векторов поворота для каждой итерации остаются одинаковыми для...

Номер патента: 1120347

Опубликовано: 23.10.1984

Автор: Колюскин

МПК: G06F 17/14

Метки: арифметическое, быстрого, преобразования, процессора, фурье

...входу третьего элемента И ивторому входу второго элемента И,выход которого соединен с управляющим входом второго сумматора-вычитателя и управляющими входами первого и второго мультиплексоров, выходыкоторых подключены к вторым входамсоответственно первого и второгосумматоров в вычитател, выход перво -го элемента НЕ соединен с вторымвходом .третьего элемента И, выходкоторого соединен с входами обнуления первого и второго регистров иуправляющими входами первого и второго блоков памяти, входы младших разрядов адреса которых объединены иподключены к выходу первого элементаИ, информационный выход первого регистра подключен к первым информационным входам первого и второго мультиплексоров, вторые информационные входы которых объединены и...

Номер патента: 1121677

Опубликовано: 30.10.1984

Авторы: Василевич, Коляда, Кухарчик, Ревинский, Чернявский

МПК: G06F 17/14, G06F 9/00

Метки: двухмерного, преобразования, процессора, фурье

...соединены соответственно с управляющим входом 1 -го счетчика базовых операций и счетным входом-го счетчика стадий, выход старшего разряда сдвигового регистра соединен с управляющими входами мультиплексоров первой, второй и третьей групп, входом старшего разряда регистра индикаторов режима, первым входом третьего элемента И и третьим входом второго узла анализа кодов счетчика базовых операций, счетный вход первого триггера подключен к выходу первого элемента И, первый вход которого подключен к выходу старшего разряда первого счетчика шагов, выход первого триггера подключен к входам младших разрядов сдвигового регистра, регистра индикаторов режима, первому входу второго элемен- та И и третьему входу первого узла анализа счетчика базовых...

Номер патента: 1129602

Опубликовано: 15.12.1984

Авторы: Королев, Мыскин, Страхов, Торгашев

МПК: G06F 3/04

Метки: ввода, вывода, процессора, сопряжения, устройствами

...Соединен .: Бхагам выборки кода обратной связи .гри чтенииблока формирования выходного кодаОбратиай СБяЗИ И Г ВХОДОМ -)ГЕНИЯблока перед;1 чи д;нных, пятый Бьхгублока,г;едфряции кома гг процессораСОЕ(ИВЕН С Е)ХОДОМ ЗЯПИСИ КОДЛ ЬЛС ТРОЙки блока формирования выходного;ада обратной связи, шестой )ыхсд6:1 зка деш)фрлеии комад про,ссссрасоединен с Входом сброса блока лнлЛиза Б(ОДНОГО КОДа аг",Ратиай СВЯ:)И,Выход готовности блока анализа вход -наго кода обратной связи, сое,инеггс Входам установки блока формирования сигнала прерывания, с инфармаццаННЬМ БХадам бдаКЛ фарМИрОВЛпгя13 ыхаднага кода обратной связи, Гвходом гатсвнасти блока передачиданньх, с стробир)ющими входами входНЫХ Уг)РаБЛЯЮШЕГа И И 4)(РМЛПИО:НОГОрегистраь, выход...

Номер патента: 1132282

Опубликовано: 30.12.1984

Авторы: Воробей, Григоренко, Запольский, Иванов, Чистяков

МПК: G06F 3/04

Метки: ввода, вывода, процессора, сопряжения, устройством

...регистра 8 режимов и вход режима узла 15 Фиксации режима выдача-прием, третий разрядный выход 22 регистра 8 режимов, управляющий выход 23 регистра 9 выходных данных и первый управляющий вход узла 15 фиксации режима выдача-прием, стробирующий выход 24 узла 15 фиксации режима выдача-прием, сигнальный выход 25 узла 15 фиксации режима выдача-прием, выход 26 узла контроля, информационный вход 27 формирователя 14 сигнала прерывания, первый разрешающий выход 28 регистра 10 признаков операций и управляющий вход регистра 11 хранения адресов. 3 1132282с входной шиной "Запрос" процессора,выход элемента ИЛИ соединен с информационным входом формирователя сигнала прерывания, причем узел фиксациирежимавыдача-прием содержит пятьтриггеров, четыре...

Номер патента: 1133597

Опубликовано: 07.01.1985

Авторы: Вуколова, Шангин

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, операндов, преобразования, процессора, формирования, фурье

...И Второй группы соединены иЯ ВЛЯЮТС Я ВХОДОМ РЯЗ РЕИ 1 Е 11 ЙЯ фОРМИРО -вания адреса устройства, группой инфОРМаЦИОННЫХ ВХОДОВ КОТорОГО ЯВЛЯЮТся вторые входы соответствующих элементов И второй группы, второй регистр адреса, введены первь 1 й, второй,третий и четвертый элементы И, элемент НЕ, элемент ИЛИ, первый и второй 1)-триггеры, группа элементов НЕ,реверсивный счетчик 1 информационныевыходы разрядов второго регистраадреса подключены к входам соответствующих элементов НЕ группы, выходы 15которых подключены к информационным входам соответствующих разрядовреверсивного счетчика, информационные выходы разрядов которого подключены к вторым входам соответствующих элементов И первой группы и информационным входам соответствующихразрядов...

Номер патента: 1136177

Опубликовано: 23.01.1985

Авторы: Зак, Засоко, Игнаткин, Маликова, Мегель, Нестерова, Никитин, Цуканов

МПК: G06F 15/00

Метки: процессора, центрального

...первое слагаемое поступает ноль,на второе слагаемое через селектор 14по входу 24 - содержимое регистразторого операнда, на третье слагае-мое через селектор 15 - индекс страницы с выхода селектора 149, Выдачаадреса таблицы страниц в блок 19запроса в устройство управленияпамятью проводится аналогично адресу таблицы сегментов,Требуемая строка таблицы странициз регистра 107 операнда два.повходу 24 поступает на селектор 147,а затем на регистр 150 реальногоадреса.Разряды реального адреса (8/19)подверга,отся префиксацин на схеме148 префиксации, а зятем помещаютсяв нужную строку и секцию буфера 152и 153 быстрой переадресации одновременно с разрядами 8 - 14 логического адреса с выхода регистра 146 в поле логического адреса и одновременно со...

Номер патента: 1149272

Опубликовано: 07.04.1985

Автор: Остриков

МПК: G06F 12/00

Метки: памятью, процессора, сопряжения

..., то этим сигналом в блоке 1 управления и синхронизации осуществляется установка триггера 27 заявки в единичное состояние. Триггер 29 записи блока 1 управления и синхронизации остается в исходном нулевом состоянии. Синхронизирующий импульс, поступающий по входу 17, переписывает содержимое триггера 27 заявки в триггер 28 синхронизации, т.е. устанавливает его в единичное состояние, тем самым переводит устройство для сопряжения процессора с памятью в режим машинного цикла считывания информации.10 Высокие потенциалы единичного вьг хода триггера 28 синхронизации и нулевого выхода триггера 29 записи Формируют на первом выходе блока 1 45 управления и синхронизации разрешающий потенциал открывания приемопередатчиков 2, а синхроимпульс входа 17,...

Номер патента: 1168937

Опубликовано: 23.07.1985

Авторы: Горбачев, Диденко, Сакун, Торгашев

МПК: G06F 11/00, G06F 9/22

Метки: микропрограмм, микропрограммное, отладки, процессора

...с вторым входом третьего элемента ИЛИ и управляющим вхондом регистра начального адреса, шестои выход блока хранения микрокоманд является управляющим выходом устройства. На фиг. 1 приведена структурная схема устройства; на фиг. 2 - временные диаграммы работы устройства; на фиг. 3 - блок-схема алгоритма работы устройства в режиме настройки.Устройство содержит регистр 1 микропрограммного адреса, блок 2 памяти микро- команд, дешифратор 3, генератор 4 тактовых импульсов, регистр 5 начального адреса, первый 6 и второй 7 коммутаторы адреса, первый 9 и второй 8 элементы И, триггер 10, счетчик 11 микрокоманд, первый 12 и второй 13 регистры ветвления, первая 14 и вторая 15 схемы сравнения, первый 16 второй 17, третий 18 и четвертый 19 элементы...

Номер патента: 1174939

Опубликовано: 23.08.1985

Авторы: Леусенко, Шемаров

МПК: G06F 17/14, G06F 9/32

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...длина обрабатываемого массива, тем выше разрешающая способность в частотной области и тем точнее можно получить 55 результаты спектрального анализа.Если проанализировать разряды счетчика, которые коммутирует кажСинхронизатор (фиг,2) содержит счетчик 9, элемент 4 ИИ/ИЛИ 10, элемент 4 ИИ-ЗИ/ИЛИ 11, элемент 2 И-НЕ 12.На временной диаграмме (фиг3) приведены следующие сигналы: ТИ - тактовые импульсы; А 1-А 4 - разрядные выходы счетчика 91 сигналы 13 на втором входе, 14 на первом выходе, 15 на втором выходе, 16 на третьем выходе и 17 на четвертом выходе синхронизатора 1.Принцип работы устройства заключается в следующем.Известно, что адреса пары операндов алгоритма БПФ отличаются информа цией в одном разряде, номер которого соответствует номеру...

Номер патента: 1179342

Опубликовано: 15.09.1985

Авторы: Запольский, Пронин, Хамелянский, Цесин

МПК: G06F 11/00

Метки: восстановления, процессора, работы

...дешифрации соответствующей микрокоманды.В процессе выполнения диагностических процедур требуется имитировать ситуации, которые в режиме обработки команд являются запрещенными, например, ошибки блоков. Для этого генерируются специальные сигналы, поступающие по выходной шине 19 устройства в узлы и блоки процессора.Код диагностического воздействия формируется в блоке 1 локальной памяти и подается на второй выход коммутатора 4 при выполнении специальной микрокоманды. При дешифрации этой микрокоманды производится установка второго Р-триггера 7 в единичное состояние (фиг. 2) и требуемый код считывается из блока 1 локальной памяти и заносится в буферный регистр 2 по сигналу с выхода четвертого элемента И 13 через вход разрешения записи...

Номер патента: 1180911

Опубликовано: 23.09.1985

Авторы: Воробей, Иванов, Чистяков

МПК: G06F 13/24

Метки: ввода, вывода, процессора, сопряжения, устройством

...информации с выходной информационной шиныпроцессора производится микропрограммно,Входная информационная шина 2процессора служит для передачи байтаинформации от внешнего устройства(пульта управления системой) процессору.Выходная шина 3 синхронизации процессора предназначена для выдачи управляющих сигналов в узел анализа 5 управляющих сигналов, узел контроля, узел фиксации режима "Выдача-прием" ч в формирователь сигнала прерывания,Входная управляющая шина 4 процессора служит для передачи процессору сигналов управления дополнительными операциями.Входная шина 5 прерывания процессора служит для выдачи в процессор запроса на микропрограммное прерыва ние, Запрос инициирует микропрограммное выполнение передачи данных в режим нСчитать" и...

Номер патента: 1188741

Опубликовано: 30.10.1985

Авторы: Асцатуров, Борисевич, Григоренко, Запольский, Иванов, Пыхтин, Семенюк, Чистяков

МПК: G06F 11/22

Метки: процессора, электропитания

...уровня с выхода триггера 70 по линии 40 поступает в блок б (фиг. 4) на вход управления режимами двоичного счетчика 78, устанавливая режим счета. Контроль напряжений вторичных источников электропитания начинается с адреса, который сохраняется в двоичном счетчике 78. Сигнал нулевого уровня с выхода триггера 83 (это соответствует контролю на соответствие нижним допустимым значениям напряжения) поступает по линии 46 на первый вход управления мультиплексора 91 (фиг. 6). На выход мультиплексора 91 из поля регистра 90 передается двоичный код, соответству ющи й среднему ил и граничному нижним значениям напряжения в зависимости от сигнала на втором входе управления мультиплексора 91, поступающего по линии 42 с третьего выхода регистра 67...

Номер патента: 1191910

Опубликовано: 15.11.1985

Авторы: Костинский, Пронин, Хамелянский, Цесин

МПК: G06F 11/00

Метки: восстановления, процессора, работы

...серии синхросигналов осуществляется с помощью грущы элемен тов И 29. 5Узел 3 прерываний предназначендля принудительной передачи управления микропрограммам обработки особых случаев - сбоев. В случае сбояузлом 3 формируется запрос на микро- Опрограммное прерывание, который выдается в блок 2 микропрограммногоуправления. Кроме запроса в блок 2передается начальный адрес микропрограммы обработки сбоевПосле 15,удовлетворения запроса формируется сигнал, сбрасывающий источникзапросов - регистр 4.Устройство для восстановленияработы процессора работает следующим образом,При включении процессора всеего элементы приводятся в исходноесостояние. Так, при возбуждении входа 23 начальной установки устройства производится установка в нулевое состояние...

Номер патента: 1206788

Опубликовано: 23.01.1986

Авторы: Завьялов, Каневский, Носков, Хавкин

МПК: G06F 13/00

Метки: вывода, процессора, сопряжения, устройствами

...5 данных (фиг,5) содержит две группы 21 и 22 элемен. тов И и элемент НЕ 23. Каждая из групп 21 и 22 содержит по восемь элементов И, информационную шину 24, магистраль 25 данных, шину 26.Блок 6 выдачи текущего состояния (фиг 3) содержит четырехразрядный регистр 27, группу 28 из четырех элементов И, триггер 29 и элемент И 30, магистраль 31 текущего состояния и управляющие шины 32-34.Блок 7 приема данных (фиг.4) содержит три восьмиразрядных регистра 35-37, три группы 38-40 элементов И (каждая по восемь элементов И), дешифратор 41 и элемент И 42, информационную магистраль 43, управляющие шины 44-46, адресную магистраль 47, управляющие шины 48-52.Блок 8 выделения адреса устройства (Фиг.5) содержит триггер 53, элементы И 54-64, ИЛИ 65,...

Номер патента: 1211750

Опубликовано: 15.02.1986

Авторы: Виноградов, Каневский, Краснощеков, Куц, Лозинский, Некрасов

МПК: G06F 17/14, G06F 7/49

Метки: арифметическое, быстрого, преобразования, процессора, фурье

...ща (+;) дв 99,0 а а; (+1) 15Кей,ф , которые затем поступают. напервые входы сумматоров 9 и 10, на, дщ А (1+1) поступают на вход регистров 19 и 20 соответственно. Во вто,ром полутакте этого такта операндыЙе А (1) и Лсп А (1), записанные ранеев регистры 19 и 20, записываются врегистры 25.2 и 26.2 соответственно, на управляющем входе 34 код 1,В восьмом такте (состояниесчетчика импульсов 51 - "001000")выполняется прием Кеа ( +21,йе М"142Звал соответственно в регистры3, 4, 7 и 8, в умножителях 5 и 6вычисляются произведения Ке а; ( +2)" ф"Кеа",.Кеа (1+2) Лщ Э; во вто- фром полутакте операнды Ке А (1) и3 щЯ (1), присутствующие на входеблоков регистров 25 и 26, записыва. ются в регистры 25.4 и 26.4 соответственно, на управляющем входе...

Номер патента: 1223247

Опубликовано: 07.04.1986

Авторы: Запольский, Костинский, Пекелис, Подгорнов

МПК: G06F 17/14, G06F 9/34

Метки: адресации, блок, быстрого, преобразования, процессора, фурье

...разрядах младшие битыначального значения адреса последовательности элементов, подвергающейся двоично-инверсному преобразованию, необходимо их разместить таким образом, чтобы самый младший битначального значения адреса бып размещен в самом старшем из неиспользованных разрядов регистра 5 сдвига,примыкающий к самому младшему битуначального значения адреса - в примыкающем к самому старшему из неиспользуемых разрядов регистра 5 сдвига и так до самого младшего разряда регистра 5 сдвига,При таком размещении младшихбитов адреса после двоично-инверсного преобразования младшие битынепосредственно примыкают к старшейгруппе регистра адреса 4, располагаясь в соответственном порядке:более младший бит занимает болееправую позицию. При...

Номер патента: 1236493

Опубликовано: 07.06.1986

Авторы: Егоров, Потапов, Шакиров

МПК: G06F 13/16

Метки: многоблочной, памятью, процессора, сопряжения

...3 адреса, Мпадшие разрядь 1 адреса поступают по шинам 16на дешифратор 3. После этого процессор выдает сигнал СИА на линию 25,па которому дешифратор 3 дешифрируетадрес, установленный на шинах 16 и 18и после приема управляющих сигналовЗП или ЧТ соответственно с линий 23и 24 выдает единичный сигнал на один 1 Оиз выходов 21 или 22; Если на дешифратор 3 поступил сигнал ЧТ, то с выхода 21 единичный сигнал поступаетна разрешающий вход узла 5, разрешаяпрохождение информации, записанной 5на регистре 4, на шину 12 (данныхпроцессора) . Если на дешифратор 3поступил от процессора сигнал ЗП, тодешифратор 3 выдает с выхода 22 единичный сигнал на разрешающий вход 20узла 6. После этого процессор устанавливает необходимый номер банкапамяти на шину...

Номер патента: 1244668

Опубликовано: 15.07.1986

Авторы: Журавлев, Слипченко, Сороко

МПК: G06F 13/00

Метки: периферийными, процессора, сопряжения, устройствами

...30 в нулевое состояние и отключение генератора 9 импульсов от счетчика 42 и шины 23.В режиме записи по шине 19 триггер 29 переводится в соответствующеесостояние, сбрасывая тем самым черездифференциальный элемент 32 и эле.мент ИЛИ 34 счетчик 42 в нуль и подключая синхросигналы от периферийно-го устройства через элемент И 40 иэлемент ИЛИ 35 к счетному входу счетчика 42. При появлении информации отпериферийного устройствапо шине 18 З 5в сопровождении синхросигнала пошине 21 происходит. запись в оперативную память и модификацию текущегоадреса счетчика 42. Режим продолжается до появления на шине 20 сигнала 4 Очтения. Режим осуществляется при наличии единичного сигнала на нулевомвыходе триггера 31,формула изобретения 451. Устройство для...

Номер патента: 1244669

Опубликовано: 15.07.1986

Автор: Шевкопляс

МПК: G06F 13/00

Метки: абонентами, процессора, сопряжения

...передачи ответного сигнала.При правильной работе процессора указанное состояние триггеров 12 и 13 остается стабильным, Сигнал на линии 26 подтверждает истинность адреса, установленного на адресной шине (не показана). Сигнал на линии 28 свидетельствует о том, что адрес опознан и соответствующая операция 10 (запись или чтение) выполнена адресуемым устройством. При получении ответного сигнала по линии 29 процес сор снимает сигнал с линии 26. Адресуемое устройство, в свою очередь, снимает ответный сигнал с линии 28, на этом сеанс ббмена заканчивается. При правильной работе конденсатор 23 не успевает зарядиться через резистор 22 до .порогового напряжения одно- ро вибратора 20 за время существования отрицательного импульса на линии 26. Поэтому...