Патенты с меткой «процессора»

Номер патента: 1691853

Опубликовано: 15.11.1991

Авторы: Дмитриев, Морозевич, Трибуховский, Федосенко

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...чем операнды остальных пар. Это используется при входе в циклический участок алгоритма, когда время на обработку нулевой пары уменьшено до трех 55 тактов.,"А 2" (столбец 018 табл, 4) - адресныйвход мультиплексора 12 (А 2 = О, к второйгруппе входов блока 8 сравнения подключены выходы счетчика 3, А 2 = 1 - выходы счет 25 чика 4);Ф- пустая микрокоманда,Алгоритм формирования адресов следу ющий:1. Выполняются микрокомэнды с адреЗО сами О и 1 (десятичный эквивалент двоичного адреса), В этих микрокомандахосуществляется сброс счетчиков 2 - 4 (сигналы "Сброс СТ 1", "Сброс СТ 2", "Сброс СТЗ"),чем устройство подготавливается к работе,35 2, Выполняется циклический участокмикропрограммы с адресами 2, 3, чем осуществляется программирование...

Номер патента: 1693606

Опубликовано: 23.11.1991

Авторы: Волосиенко, Лазаренко, Мартынова, Новиков, Романенко

МПК: G06F 11/00

Метки: прерывания, процессора, сигналов

...маскирование сиг 4 алав. сатсрые вданньй момен- не долж )ь пройти на выход16 устройства.Рег егга 1 абесг 8 игаПроведение самОГ 11 эаверки стрОЙС 1 Ва, ,. Зтай цельла В неГОзаписыВается кОд, имитирующий ГОступлеНИЕ)ИГНВЛОВ На ВХС)д 1 Я Паи Эта(л Эр(ЭВЕр,1 ется ааоотаспасОбность саэкдОГО 1)азрядаблокОВ 1 и 1 З, П 1 эЗна(ам паавильнй работы является г)аявление си).нала на выходе16,Ьлоки 35 Д 80 иф)аци) Для орГаниза ции и.)Оцедур записи, чтения инс)Ог)меции в (из) регистры 1,2 и 8 со стороны процессора Девцло)ратор 19 блска сопряжен я (эг)ределяет функциональный злемент, к кстараму в данный момент обращается поэцессор с командой записи или чтения. Псредство, блоков сапг)яжения процессор мажет контролиоовать состояние реглстрав...

Номер патента: 1702377

Опубликовано: 30.12.1991

Авторы: Петров, Пузанков, Шишкин, Шишкина

МПК: G06F 13/00

Метки: арифметических, группой, процессора, процессоров, сопряжения, центрального

...АП может быть выполнепрограммные модули оформляются в виде на одна из ее ОЭК, состоящая изподпрограмм, представляющих единый ме работоспособных функций как этого, так иханизм, которому передается управление других АП, Для реализации принципа функпрограммыи от которого возвращаетсяуп- ционального резервирования на основеравление программе. Кроме того, использо- ОЭК требуется для множества функций АПвание подпрограмм значительно сокращает построить множество их ОЭК и ввести вобьем программной памяти за счет обеспе- устройство сопряжения СП с группой АПчения возможности многократного обраще блок, осуществляющий при отказе какой-линия к однажды написанной и отлаженной бо функции АП поиск ее работоспособнойподпрограмме, нет необходимости...

Номер патента: 1702383

Опубликовано: 30.12.1991

Автор: Аборин

МПК: G06F 13/00

Метки: многоблочной, памятью, процессора, сопряжения

...сигнал разрешения работы соответствующему банку 7. Сигнал разрешения работы сохраняется до окончания цикла Обмена (эаписи и чтения) с банком 7 памяти и снимается после завершения цикла после снятия сигнала 14 синхронизации.Смена подключений к магистрали комбинации банков 7 памяти производится путем изменения кодов на выходах регистров 9 и регистра 2 номера массива, соответствующих включению требуемых банков 7 памяти. Запись кодов в указанные регистры производится программно с помощью от10 15 20 25 30 40 50 55 дельных команд пересылки. Контроль заданных номеров банкам 7 памяти осуществляется при чтении соответствующих регистров 9 через узлы управления 8. Контроль подключенной комбинации банков памяти осуществляется при чтении...

Номер патента: 1730629

Опубликовано: 30.04.1992

Авторы: Горинов, Козлова, Матвеев, Мирзабеков

МПК: G06F 13/00

Метки: абонентами, процессора, сопряжением

...сигналов на его выходах выполняется ранжирование элемента в стеке (перемещение вверх). Это происходит до тех пор, пока510 15 20 не определится места в стеке для входного ВНИ и на выходе блока сравнения 12 не появится сигнал, либо когда счетчик 4 не укажет на дно стека, т. е. его содержимое станет равным нулю. В атом случае на выходе дешифратора 44 формируется сигнал, Этот сигнал и сигнал с выхода блока сравнения 12 через элемент ИЛИ 38 устанавливают триггер 19 в состояние "1". Тогда сигнал с четвертого выхода распределителя 46 проходит через элемент И 32 и элемент ИЛИ 39 и элемент ИЛИ 34 на разрешающий вход коммутатора 21 и содержимое счетчика 2 переписывается в счетчик 3 (устанавливается адрес вершины стека) и затем через...

Номер патента: 1742823

Опубликовано: 23.06.1992

Автор: Бессмертный

МПК: G06F 13/00

Метки: памятью, процессора, сопряжения

...на длительность формата посылки, например, если формат посылки (длительность строкииэображения в единицах разложения) ли 45 ний/мм/ равен 800, то код формата посылки будет кратным этому числу: 800, 1600,2400 и т.д, Таким образом в ПЗУ задан текущий адрес конца формата посылки. Сравнение текущего адреса блока памяти50 сравнивается с кодом конца формата посылки на схемах 54.и 55 сравнения, которыеинформируют сигналом в линиях 83 или,84об окончании строки изображения. Количество этих окончаний фиксируется счетчиком55 63 и, если состояние счетчика сравнится скодом длительности посылки, хранящимся вПЗУ 60, то схема 64 сравнения выдает сигнал в шине КП об окончании посылки, т.е. обокончании процесса обмена памяти и про.цессора.510...

Номер патента: 1798788

Опубликовано: 28.02.1993

Автор: Бессмертный

МПК: G06F 13/00

Метки: памятью, процессора, сопряжения

...формируется счетчиком 67, выходы этого счетчика подключены к дешифратору 59, настроенный на код длительности посылки и, когда на выходе счетчика 67 достигнет этого значения, то дешифратор 59 выдает сигнал в шину "КП", свидетельствующий об окончании посылки, т,е, об окончании процесса обмена памяти и процессора,Дешифраторы 57, 58 настроены на кодовое состояние счетчиков 1, 2, соответственно, состояние которых указывает на невозможность дальнейшего участия блоков памяти в приеме информации в связи с тем, что их обьем исчерпан, Сигналы с выхода дешифраторов 57 и 58 через соответствующие формирователи 62, 63 воздействуют на распоеделители 8, 9 для подключения очередных блоков по указанной выше схеме их подключения,Процесс записи информации...

Номер патента: 1839253

Опубликовано: 30.12.1993

Авторы: Васекин, Григорьев, Копылов, Целовальников

МПК: G06F 13/00

Метки: внешними, процессора, сопряжения, устройствами

...а именно создается возможностьповысить быстродействие устройства и соответственно персональной ЭВМ, в которую оно входит.Схема предлагаемого устройства приведена на фиг. 1; на фиг. 2 изображена схема блока дешифрации прерываний; на фиг.3 показаны блок начальной загрузки и регистры маски.Устройство содержит (фиг. 1) тактовыйгенератор 1, память 2 микропрограмм, регистр 3 микрокоманд, регистр 4 адреса, регистр 5 команд, блок приемопередатчиков 6,мультиплексор 7 условий, триггер 8 условий,блок 9 регистров, формирователь 10 запроса, счетчик 11 команд, блок 12 управлениявыборкой кода, блок 13 формирования начальных адресов, блок 14 начальной загрузки, регистр 15, блок 16 дешифрациипрерываний,Блок дешифрации прерываний (фиг. 2)содержит...

Номер патента: 1634022

Опубликовано: 27.01.2000

Авторы: Лавренюк, Малкин, Смиренский, Чернов

МПК: G06G 7/54

Метки: моделирования, процессора, реактора, сеточного, ядерного, ячейка

1. Ячейка сеточного процессора для моделирования ядерного реактора, содержащая управляемые сеточные резисторы, соединение выводов которых образуют узел, первый управляемый резистор утечки, накопительный конденсатор и управляемый токозадающий резистор, включенный между шиной первого опорного потенциала и узлом ячейки, первый управляемый резистор утечки и накопительный конденсатор подключены параллельно между узлом ячейки и шиной нулевого потенциала, управляющие входы управляемых сеточных резисторов являются входами управления диффузией нейтронов ячейки, а управляющий вход управляемого резистора утечки является входом управления непроизводительного поглощения нейтронов ячейки, отличающаяся...