Устройство для фиксации отказов процессора

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСЯУБЛИН . п: 1 19 а 1 С ПИСАНИЕ ИЗОБРЕТЕНИ АВТОРСКОМ ДЕТЕЛЬСТВУ В, Гребенников ии, М 51-48866,976.я фиксации откаЦ 53.057,00.6 то э ГОСУДАРСТЮЕННЫЙ КОМИТЕТ СС. ЯО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(прототип),(541(57) УСТРОЙСТВО ДЛЯ ФИКСАЦИИ ОТКАЗОВ, ПРОЦЕССОРА, содержащее первый счетчик.первый и второй триггеры, элемент ИЛИ и элемент И, причем вход, повторяемой ошибки устройства и вход успешного выполнения команды соединены соответственно со счетным входом первого счетчика и первым входом лемента И, выход переполнения первого счетчика соединен с установочнымвходом первого триггера, выход которого являетСя первым выходом устройства, информационные выходы счетчика соединены с входами элементаИЛИ, выход которого соединен с вторым входом элемента И, выход второго триггера является вторым выходомустройства и соединен с установочнымвходом первого счетчика, о т л ич а ю щ е е с я тем, что, с цельюповышения точности Фиксации сбойнойкоманды, в него введен второй счетчикпричем выход элемента И соединен сосчетным входом второго счетчика, выход которого соединен с установочнымвходом второго триггера, вход повторяемой ошибки устройства соединен сустановочным входом второго счетчикаПри поступлении на первый вход устройства сигнала повторяемой ошибки от схем контроля процессора содер. жимое счетчика повторений увеличивается на единицу. При переполнении счетчика повторений устанавливается в единицу триггер тяжелой ошибки, выходной сигнал которого идентифицирует неотложное условие арерывания от схем контроля. При поступлении на второй вход устройства сигнала успешного выполнения команды в режиме повторения устанавливается в единицу 50 Изобретение относится к вычислительной технике и может быть использовано в электронных вычислительных машинах, в которых выполнение команды совмещено во времени с предварительной обработкой нескольких последующих команд и имеющих возможность аппаратного повторения в несовмещенном режиме выполняемой или выполненной команды при возникновении сбоев 10 в процессоре.Известно устройство для фиксации отказов, входящее в состав системы для повторного выполнения команд, со держащее блок сравнения адресов по вторенной и оЬраЬатываемой команды, блок формирования сигнала отказа и блок управления 11Недостатком устройства является ограниченная область применения толь ко для вычислительных машин, не совмещающих во времени обработку нескольких команд.Наиболее близким по технической сущности к предлагаемому является р 5 устройство для фиксации отказов процессора, содержащее триггер тяжелой ошибки, триггер прерывания по легкой ошиЬке, счетчик повторений, элемент И элемент ИПИ. Счетный вход счетчика повторений является первым входом устройства, выходной сигнал переполнения счетчика повторений поступает на вход триггера тяжелой ошибки, выход которого является первым выходом устроиства, информационные выходы сч35 счетцика повторений соединены с входами элемента ИЛИ, выход которого соединен с первым входом элемента И, выход которого в свою очередь соеди 40 нен с входом триггера прерываний по легкой ошибке, выход триггера прерываний по легкой ошибке является вторым выходом устройства, а второй вход элемента И является вторым входом устройства.45 триггер прерывания по легкой ошибкь, выходной сигнал которого идентифицирует ожидающее условие прерывания от схем контроля и устанавливает в ноль счетчик повторений 21Недостатком устройства является невозможность фиксации отказов при возникновении ошибки, фиксируемой во время обработки одной из команд, что приводит к ошибочной установке триггера прерываний по легкой ошибке и зацикливанию процессора, тем самым время фиксации отказа становится неограниченно великоКоманды в процессоре могут находиться на одном из уровней обработки или на уровне выполнения. Зацикливание происходит в силу того, цто аппаратные средства повторения команд используют минимальное количест.во оборудования с целью запоминания информации, необходимой для повторения одной из команд, а именно команды, которая последней находилась на уровне выполнения Поэтому при возникновении ошибки, фиксируемой во время обработки одной из команд, повторно выполняется предыдущая команчда, выполнение которои началось илизавершилось В этом случае в зависимости от состояния маски прерывания от схем контрол я по легкой ошибке возможны следующие два варианта зацикливания процессора, совмещающего обработкукоманд, при возникновении ошибки, фиксируемой на-м уровне и -й команды. Если маска прерывания по легкой ошибке закрыта, тозацикливание происходит по алгоритму: успешное повторение О -1+-й команды в несовмещенном режиме, сброс счетчика повторений, дальнейшая обработка команд программы, ошибка приобработке на-м уровне и -й команды, успешное повторение Г 1 -.1+-й команды и т.д. Если маска прерывания по легкой ошибке открыта, то зацикливание происходит по алгоритму: успешное повторение 6 -к+(-й команды в несовмещенном режиме, сброс счетчика повторений выполнение программы обработки прерывания от схем контроля,дальнейшая обработка текущей программы, начиная с команды й -1, ошибка при обработке на-м уровнеМ-й команды, успешное повторение последней команды программы прерывания от схем контроля, сброс счетчика повторений, выполнение программы обработки прерывания от схем контроля и т,дПоследний алгоритм зацикливаниявозможен при возникновении ошибок, фиксируемых при обработке команд, не используемых в программе обраЬотки прерывания от схем контроля, Оба алгоритма зацикливания допускают обработку прерываний всех классов соглас.но приоритету с последующим входом обратно в цикл.Цель изобретения - повышение точности фиксации сбойной команды.Поставленная цель достигается темчто в устройство, содержащее первый счетчик, первый и второй триггеры, элемент ИЛИ, элемент И, причем вход повторяемой ошибки устройства и вход успешного выполнения команды соединены соответственно со счетным входом первого счетчика и первым входом элемента И, выход переполнения ."ерво" го счетчика соединен с установочным входом первого триггера, выход которого является первым выходом устройст ва, информационные выходы счетчика соединены с входами элемента ИЛИ, выход которого соединен с вторым входом элемента И, выход второго триггера является. вторым выходом устройства и соединен с установочным входом пер.вого счетчика, введен второй счетчик причем выход элемента И соединен со счетным входом второго счетчика,выход которого соединен с установочным входом второго триггера, вход повторяемой ошибки устройства соединен с установочным входом второго счетчика.Таким оЬразом, второй счетчик блокирует установку в единицу второго триггера при поступлении первого сигнала успешного выполнения команды на второй вход устройства, тем самым не допуская ложного формирования на втором выходе устройства сигнала, идентифицирующего ожидающее условие преры вания от схем контроля при наличии отказа в оборудовании процессора, В этом случае процессор не оЬрабатывает ложные запросы на прерывание, исключается зацикливание процессора и время фиксации отказа уменьшается,На чертеже приведена структурнаясхема устройства для фиксации отказовпроцессора.Устройство содержит первый счетчик 1, первый триггер 2, элемент,ИЛИ 3, элемент И 4, второй триггер 5,второй счетчик 6, 50 55 Ожидающее условие прерывания от схем контроля возникает только в том случае, если после повторения одной из команд успешно выполнены команды, находившиеся на уровнях обработки в момент первичного возникновения сигнала ошиЬки, В этом случае процессор не обрабатывает ложные запросы на прерывание, что исключает его зацикливание. В ином случае по переСчетный вход первого счетчика 1соединен с входом установки в нольвторого счетчика 6 и является первымвходом устройства, выход переполнения5 первого счетчика 1 подключен к входупервого триггера 2, выход которогоявляется первым выходом устройства,информационные выходы первого счетчи"ка 1 соединены с входами элемен- .10 та ИЛИ 3, выход которого соединен спервым входом элемента И 4, Выход элемента.И,4 соединен со счетным входом второго счетчика Ь, выход переполнения которого подключен к входу15 второго триггера 5, выход которогоявляется вторым выходом устройства исоединен с входом установки в нольпервого счетчика 1, второй вход эле"мента И 4 является вторым входом уст 20 ройства Цепи установки в ноль триггеров и счетчиков при включении пита"ния условно не показаны,Устройство работает следующим образом,25 При поступленйи на первый вход уст.ройства сигнала повторяемой ошибки отсхем контроля процессора содержимоепервого счетчика 1 увеличивается наединицу. При переполнении первогосчетчика 1 устанавливается в единицупервый триггер 2, выходной сигнал которого поступает в процессор иденти.фицируя неотложное условие прерйванияот схем контроля,В режиме повторения содержимоепервого счетчика 1 не равно нулюпри этом с выхода элемента ИЛИ 3на вход элемента И 4 поступает сиг-,нал логической единицы, При поступлении на второй вход устройства сигнала успешного выполнения команды врежиме повторения содержимое второго счетчика 6 увеличивается на едини.цу. При переполнении второго счетчика 6 устанавливается в единицу вто 45 рой триггер 5, выходной сигнал которого поступает в процессор, идентифицируя ожидающее условие прерывания от схем контроля, 1057947 Ьполнению первого счетчика 1 эафикси- . уменьшает время нахождения ЭВМ в ре. руется неотложное условие прерыва- жиме циклического повторения сбойной ния от схем контроля, т.е. отказ про- команды,цессора.Устройство позволяет фиксировать 5 Экономический эффект от исполь" любые отказы в контролируемом обору" зования предлагаемого изобретения содовании процессора. стоит в сокращении времени беспоТаким образом, изобретение путем леэной работыЭВМ в режиме цикличес" точного указания сбойной командыкого аппаратного повторения команд.Составитель И, СигаловРедактор С. Юско Техрео МдТепер , Корректор И. ЭрдеЛиЗаказ 9464/Я Тираж 706ПодписноеВНИИИИ Государственного комитета СССРпо делам изобретений и открытийИ ЗОЗБ Москва ЖРамшская наб. д. 4/5е 4 мееввееввФилиал ПЙЙ "Патент", г. Ужгород, ул. Проектная, 4