Устройство для сопряжения модулей процессора

,.9010 А ЗШ С 06 Е 304 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ГОПИСАНИЕ ИЗОБРЕТЕНИ-:".,.:1 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ.(56 ) 1, Авторское свидетельство СССР У 898412, кл.06 Е 3/04, 1980 (проФ 6 тип ).(54 )(57 ) 1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ МОДУЛЕЙ ПРОЦЕССОРА по авт. св, Р 898412, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены триггер отсутствия возможности связи, счетчик циклов, коммутатор, два элемента ИЛИ и элемент НЕ, при. чем первая группа входов коммутатора подключена к группе выходов блока приоритета и группе входов первого элемента ИЛИ, вторая группа входов коммутатора соединена с группой входов кода количества циклов передачи устройства, а выход - с первым входом счетчика циклов, вторым входом подключенного к первому выходу синхронизации устройства и третьему выходу блока формирования тактов, четвертый выход которого является вторым выходом синхронизации устройства, первый и второй входы соединены соответственно с выходами триггера отсутствия возможности связи и Второго элемента ИЛИ, а второй выход - с третьим входом счетчика циклов и первым входом триггера отсутствия возможности связи, второй вход которого соединен через элемент НЕ с выходом первого элемента ИЛИ, а третий вход - с первым выходом блока формирования тактов, группа выходов счетчика соединена с группой выходов второго элемента ИЛИ.2, Устройство по и. 1, о т л и ч аю К е е с я тем,что блок формированиятактов содержит четыре триггера,восемь элементов И, элемент ИЛИ, эле-. мент НЕ, генератор тактовых импульсов и источник единичного сигнала, причем первый вход первого триггера соединен с первым входом первого элемента И, первым входом блока и через элемент НЕ с первым входом второго триггера, группа входов элемента ИЛИ соединена с группой входов блока, а выход - с первым входом второго элемента И, выход которого подключен к первому входу третьего триггера, вторым входом и первым выходом соединенного соответственно с выходом третьего элемента И и первым входом четвертого элемента И, выход которого подключен к первому входу четвертого триггера, выход генератора тактовых импульсов соединен с вторыми входами триггеров, вторым входом второго элемента И и первыми входами пятого-восьмого элемента И, выходы которых являются соответственно третьим, четвертым, первым и вторым выходами блока, а вторые входы соединены соответственно с первыми выходами первого и второго триггеров и выходами третьего илчетвертого элементов И, вторые выходы первого и второго триггеров подключены соответственно к третьим и четвертым входам второго и седьмого элементов И, третьи входы - к выходу источника единичного сигнала, второй выход третьего триггера соединен с первым входом третьего элемента И, вторым входом соединенного с вторым входом четвертого элемента И и выходом четвертого триггера, третий вход которого является вторым входом блока, второй вход и выход первого элемента И подключены соответственно к первому выходу первого триггера и четвертому входу второго триггера.,ф Заказ 9307/42 Тираж 706 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий.113035, Москва, Ж, Раушская наб., д, 4/5филиал ППП "Патентф, г. Ужгород, ул. Проектная, 4Изобретение относится к вычисли. тельной технике, предназначено для . сопряжения модулей процессоров.По основному авт, св. М 898412 известно устройство для сопряжения модулей процессора, содержащее блок 5 приоритета, блок формирования тактов, блок формирования сигналов приема, а в каждом канале регистр адреса назначения, триггер передачи,триггер занятости, триггер запроса, триг 10 гер ответа-ожидания, дешифратор адреса назначения, узел определения возможности связи, элемент задежки и элемент ИЛИ, причем первые входы регистров адреса назначения, тригге . ров запроса, триггеров ответа-ожидания и триггеров занятности каналов соединены соответственно с входами первой, второй, третьей и четвертой групп входов устройства, выходы блока приоритета соединены с первыми входами триггеров передачи соответ ствующих каналов, выходы триггеров ответа-ожидания каналов соединены с соответствующими входами первой группы входов узлов определения возможности связи каналов, в каждом канале выход регистра адреса назначения соединен с первым входом дешифратора адреса назначения, второй вход которого соединен с выходом триггера запроса, выходы дешифраторов адреса назначения каналов соединены с входами второй группы входов узла определения возможности связи того же канала и 35 с соответствующей группой входов блока формирования сигналов приема, выходы триггеров занятости каналов соединены с соответствующим входом, третьей грпуппы входов узла опреде- що ления возможности связи соответствующего канала, выходы узлов определения возможности связи каналов соединены с группой входов блока приоритета, выходы триггеров передачи кана лов соединены с соответствующей группой входов блока формирования сигналов приема, первый и второй входы элемента ИЛИ каждого канала соединены соответственно с выходом триггера передачи и выходом элемента задержки того же канала, вход элемента задержки соединен с выходом 1триггера передачи того же канала, выходы блока формирования сигналов приема являются первой группой выходов устройства, а выходы элементов ИЛИ каналов - выходами второй группы выходов устройства, выходы триггеров запроса каналов подключены к группе входов блока формирования 60 тактов, первый выход которого соеди. нен с соответствующими входами регистра адреса назначения и триггеров запроса, ответа-ожидания, занятости и передачи каналов, а вто рой выход - с соответствующими входами триггеров передачи каналов 1.Недостатком этого устройства яв,ляется низкое быстродействие в групповом режиме передачи данных, т,е. когда данные из одного модуля в другой передаются посредством нескольких циклов передачи, Кроме того, быстродействие известного устройства снижается из-за того, что возможны ситуации, когда имеется запрос на передачу данных от одного или нескольких модулей и отсутствует воэможность удовлетворения этих запросов. В этом случае холостой цикл работы известного устройства составляет три такта, в течение кото рых данные не передаются и новые запросы на передачу данных, а также новые состояния занятости и ответа- ожидания модулей устройством не воспринимаются, хотя приход нового запроса или изменение состояния модуля может сделать возможным удовлетворение какого-либо запроса на передачу данных.Цель изобретения - повышение быстродействия устройства за счет уменьшения длительности цикла передачи данных в групповом режиме передачи данных, а также за счет уменьшения длительности холостого цикла работы устройстваПоставленная цель достигается тем, что в устройство введены триггер отсутствия возможности связи, счетчик циклов, коммутатор, два элемента ИЛИ и элемент НЕ, причем первая группа входов коммутатора подключена к группе выходов блока приоритета и группе входов первого элемента ИЛИ, вторая группа входов коммутатора со. единена с группой входов кода количества циклов передачи устройства, а выход - с первым входом счетчика циклов, вторым входом подключенного к первому выходу синхронизации устройства и третьему выходу блока формирования тактов, четвертый выход которого является вторым выходом синхронизации устройства, первый и второй входы соединены соответственно с выходами триггера отсутствия возможности связи и второго элемента ИЛИ, а второй выход - с третьим входом счетчика циклов и первым входом триггера отсутствия возможности связи, второй вход которого соединен через элемент НЕ с выходом первого элемента ИЛИ, а третий вход - с первым выходом блока формирования тактов, группа выходов счетчика соединена с группой входов второго элемента ИЛИ.Кроме того, блок формирования тактов содержит четыре триггера, восемь элементов И, элемент ИЛИ, элемент НЕ, генератор тактовых им10 пульсов и источник единичного сигнала, причем первый вход первого триггера соединен с первым входом первого элемента И, первым входом блокаи через элемент .НЕ с первым входомвторого триггера, группа входов эле 5мента ИЛИ соединена с группой входовблока, а выход - с первым входомвторого элемента И, выход которогоподключен к первому входу третьеготриггера, вторым входом и первымвыходом соединенного соответственнос выходом третьего элемента И и первым входом четвертого элемента И,выход которого подключен к первомувходу четвертого триггера, выход 15генератора тактовых импульсов соединен с вторыми входами триггеров,вторым входом второго элемента Й ипервыми входами пятого - восьмогоэлемента И, выходы которых являются 2 Осоответственно третьим, четвертым,первым ивторым выходами блока, авторые входы соединены соответственно с первыми выходами первого и второго триггеров и выходами третьегои четвертого элементов И, вторыевыхбды первого и второго триггеровподключены соответственно к третьими четвертым входам второго и седьмого элементов И, а третьи входы - квыходу источника единичного сигнала, второй выход третьего триггерасоединен с первым входом третьегоэлемента И, вторым входом соединенного с вторым входом четвертого эле.мента И и выходом четветрого триггера, третий вход которого являетсявторым входом блока, второй вход ивыход первого элемента И подключенысоответственно к первому выходу первого триггера и четвертому входу 40второго триггера,На фиг. 1 представлена блок-схемаустройства; на фиг, 2 - функциональная схема блока формирования тактов;на фиг, 3 и 4 - Функциональные схемы узла определения возможности связи и блока формирования сигналовприема; на фиг,5 - блок-схема модульного процессора, построенногона базе устройства; на фиг. б - временная диаграмма работы устройстваи блока формирования, тактов,Многоканальное устройство длясопряжения модулей процессора (фиг.содержит регистры 1 адреса назначения, триггеры 2 запроса, триггеры 3ответа-ожидания, триггеры 4 занятости, дешифраторы 5 адреса назначения,блок б формирования тактов, узел 7определения возможности связи, блок8 приоритета, триггеры 9 передачи,блок 10 формирования сигналов приема, элементы задержки 11, элементИЛИ 12, второй 13 и первый 14 элементы ИЛИ, элемент НЕ 15, коммутатор,отсутствия возможности связи, шины19 - 22 первой, второй, четвертой итретьей групп входов устройства, шины23 группы входов кода количествациклов передачи устройства, шины 24и 25- первой и второй групп выходов устройства, шины 26 и 27- второго и первого выходов синхронизации устройстваБлок б формирования тактов (фиг,2)предназначен для выработки синхронизирующих сйгяалов, управляющихработой устройства и содержит первый 28, второй 29, третий 30,четвер,тый 31 триггеры, первый 32, второй33, третий 34, четвертый 35, пятый36, шестой 37, седьмой 38, восьмой39 элементы И, элемент ИЛИ 40, генератор 41 тактовых импульсов, источник 42 единичного сигнала, элементНЕ 43, шину 44 второго входа блока,шину 45 группы входов блока, шину 46первого входа блока, шины 47 и 48первого. и второго выходов блока,Узлы 7 определения воэможностисвязи содержат (фиг. 3) для случая Мсопрягаемых модулей МэлементовИ 49 и 50 и элементов НЕ 51 и 52 первой.и второй групп, элементов ИЛИ 53группы, элемент ИЛИ 54 и шины 55-56первой и второй групп входов узла,шины 57.и. 58 первой и третьей груйпвходов узла, шина 59 выхода узла.Блок 10 формирования сигналовприема ( фиг,4 1 предназначен для выработки сигналов приема и выдачи ихв модуль, который будет приниматьинформацию. Блок 10 формированиясигналов приема содержит М элементов И 60 и элементов ИЛИ 61 групп,шины 62 (М+1) -й группы входов блока,Модульный процессор (фиг. 5) содержит модули 63, многоканальноеустройство 64 для сопряжения модулейпроцессора, шины 65 для передачиинформации между модулями,Модулем 63 может быть устройствомикропрограммного управления, оперативная память, процессор ввода - вывода, специализированное арифметическое устройство и т.д.Устройство работает следующим образом.При отсутствии запросов от модулей 63 блок б вырабатывает синхросигналы СИ 1 (фиг. 6) . Модуль 63, желающий передать информацию модульпередатчик), выставляет на соответствующей шине 20 запрос, на шине18 - адрес модуля 63, в которыйдолжна быть передана Информация (модуля-приемника ),а по шине 23 количество циклов передачи.Информация, передаваемая междумодулями 63, может быть трех типов,1. Информация, на которую модульприемник должен выдать ответ (команда в специализированное арифметичес 1056176кое устройство, адрес данных при вы полнении команды "Чтение" ), после окончания цикла передачи модуль-передатчик возбуждает соответствующую шину 21 ответа-ожидания, единичное состояние которой при отсутствии5 сигнала по шине 20 запроса означает, что соответствующий модуль 63 находится в состоянии "Ожидание". Этот модуль считается занятым для всех модулей кроме того, от которого он 10 ожидает ответ.2. Информация, являющаяся ответомна предыдущую команду какого-либо модуля (результат операции из специа- лизированного арифметического устройства, данные из оперативной пямяти, При желании передать такую информацию модуль-передатчик одновременно с шиной 20 запроса и шиной 23 количества циклов 20 передачи возбуждает шину 21 ответа- ожидания, единичное состояние которой при наличии сигнала на шине запроса 20 означает, что передаваемая информация является ответной, 253. Информация не являющаяся ответом на предыдущую команду и не требующая ответа (адрес данных оперативной памяти и данные при выполнении команды "Запись" ).30Каждый из модулей 63 может находиться в одном из следующих состояний.1. Занят, Это означает, что модуль 63 занят обработкой какой-либо информации и принять информацию от другого модуля не может, При этом он возбуждает соответствующую шину 22 занятости2. Ожидает, Это означает, что модуль 63 передавал какую-либо информацию для обработки другому модулю и ожидает от него ответа, Этот модуль свободен только для приема ответной информации. Для всех остальных модулей он считается занятым и связь с 45 ним не может быть установлена. В этом состоянии модуль возбуждает соответствующую шину 21. Модуль 63 желающий выдать информацию в ответ на информацию от другого модуля, возбуждает вместе с шиной 20 шину 21. Одновременное наличие единичного сигнала на шинах 20 и 21 является признаком того, что передаваемая информация является ответной.553, Свободен, Это означает, что модуль 63 свободен и может принять информацию от любого другого модуля,По синхросигналу СИ 1, поступающему по шине 47 блока б, запросы от всех модулей 63 фиксируются в триг герах 2, Одновременно в соответствую щих регистрах 1 фиксируются адреса назначения. По этому же синхросигналу СИ 1 устанавливаются триггеры 4 занятых модулей и триггеры 3 модулей 65 63, которые находятся в состояниисжидания или хотят передать ответнуюинформацию, По установленному триггеру 2 дешифратор 5 дешифрирует содержимое соответствующего регистра1, определяя в какой из модулей 63хочет передать информацию модуль-передатчик.Сигналы с выходов дешифраторов 5поступают в соответствующие узлы 7и в блок 10, В каждый из узлов 7 поступают сигналы со всех триггеров3 и со всех триггеров 4, кроме триг.геоа 4 занятости,соответствуляего этому узлу 7.Анализируя состояние триггеров 4 и триггеров 3 узлы 7 определяютвозможность связи и при наличии такойвозможности возбуждают шины 59 соот.ветствующих узлов 7, Сигналы с шин59 узлов 7 поступают на входы блока 8,который определяет наиболее приоритетный из них,Код количества циклов передачимодулей, выставивших запросы на передачу данных, поступает с шин 23 насоответствующие входы коммутатора 16.На коммутатор 16 поступает такжестробирующий сигнал с выхода блока 8,соответствующий наиболее приоритетному из запросов, которые могут удовлетвориться. С выхода коммутатора 16код количества циклов передачи, соответствующий наиболее приоритетномузапросу поступает на вход счетчика17 циклов.При наличии хотя бы одного установленного триггера 2 блок б вырабатывает синхросигнал СИ 2. По синхросигналу СИ 2, поступающему на входтриггеров 9 по шине 48, устанавлива.ется триггер 9, соответствующий наиболее приоритетному запросу. Одновременно синхросигнал СИ 2 поступаетна вход разрешения занесения данныхсчетчика 17, разрешая занесение кодаколичества циклов с выхода коммутатора 16. Сигналы с выходов счетчика17 поступают на входы элемента ИЛИ13. Единичный сигнал с выхода элемента ИЛИ 13 поступает по шине 44 навход блока б для разрешения выработкисинхросигналов СИЗ и СИ 4,Сигнал с выхода триггера 9 поступает на вход соответствующего элемента ИЛИ 12 и на вход соответствующего элемента задержки 11, которыйслужит для удлинения сигнала передачи. Сигнал передачи с выхода элемента ИЛИ 12 по соответствующей шине 25поступает в соответствующий модуль63, разрешая выдачу содержимоговыходного регистра этого модуля нашины 65. Одновременно сигнал передачи сбрасывает в этом модуле запроси, если был установлен, ответ.Сигнал с выхода триггера 9 поступает также в блок 10, который вырабатывает сигнал према инфорамациии по соответствующей шине 24 переда ет в модуль 63, который должен при- нять информацию. Этот сигнал служит разрешением снятия информации с шин 65 для соответствующего модуля-приемника. 5По заднему фронту синхросигнала СИЗ, поступающего на счетный вход счетчика 17, содержимое счетчика 17 уменьшается на единицу. Кроме того, синхросигнал СИЗ поступает через 10 шину 27 на входы всех модулей 63 и служит стробирующим сигналом для занесения информации с шин 65 в при. емный регистр того модуля 63, на шине 24 которого имеется сигнал приема, 15По синхросигналу СИ 4, поступающему через шину 26 на входы всех модулей 63, причем модуль,63, на шине 25 котрого имеется сигнал передачи, заносит в свой выходной регистр следу ющее информационное слово, которое будет передано в следующем цикле передачи данных.По следующим синхросигналам СИЗ и СИ 4 описанные действия повторяются, По прохождении очередного синхросигнала СИЗ содержимое счетчика 17 становится равным нулю и нулевой сигнал с выхода элемента ИЛИ 13, поступает по шийе 44 на вход блока 6, запрещает выработку очередного синхросигнала СИ 4 и разрешает выработку синхросигнала СИ 1. Синхросигнал СИ 1 заведен на входы сброса триггеров передачи. По следующему сннхросигналу СИ 1 сбрасывается триггер 9 и сни- З 5 маются сигналы на шинах 25 и 24, По этому же синхросигналу СИ 1 сбрасываются триггер 2 и, если был установлен, триггер 3 того модуля 63, который передает данные в предыдущем 40 цикле. Одновременно устанавливаются или сбрасываются триггеры 3 и триггеры 4 тех модулей 63, которые изменили свое состояние. При наличии запросов от других модулей 63 по син хросигналу СИ 1 устанавливаются соот-. ветствующие триггеры 2 и регистры 1 и работа устройства продолжается .описанным способом.В случае наличия установленного одного или нескольких триггеров 2 и отсутствии сигналов на выходах соответствующих узлов 7 на всех выходах .блока 8 отсутствует единичный сигнал. Нулевые сигналы, поступающие с выходов блока 8 на входы коммутатора 16, блокируют выход коммутатора 16, и на вход счетчика 17 поступает нулевой код. По синхросигналу СИ 2 нулевой код заносится в счетчик 17 и нулевой сигнал, вырабатываемый элементом ИЛИ 60 13 и поступающий по шине 44 на .вход;, блока 16, блокирует выработку синхросигналов СЦЗ и СИ 4.Кроме того, нулевые сигналы поступают с выходов блока 8 на входы эле мента ИЛИ 14 и на выходе элемента НЕ15 устанавливается единичный сигнал.По синхросигналу СИ 2 устанавливаетсятриггер 18. Единичный сигнал с выхода триггера 18 поступает по шине 46на вход блока 6 и разрешает выработкусинхросигнала СИ 1, По синхросигналуСИ 1 сбрасывается триггер 18 и устанавливаются триггеры 8 и регистры 1тех модулей 63, которые выставили запрос, а также устанавливаются илисбрасываются триггеры 3 и триггеры 4тех модулей 63, которые изменили своесостояние.Блок 6 фиг. 2) работает следующимобразом,При отсутствии сигналов на шинах44-46 блока (содержимое счетчика 17равно нулю, сброшены все триггеры 2,сброшен триггер 18 триггеры 28-31сброшены и элемент И 38 повторяетсигналы с выхода генератора 41, Спервого выхода по шине 47 выдаютсясинхросигналы СИ 1, По шине выдаютсясинхросигналы СИ 2, по шине 27 выдаются синхросигналы СИЗ, а по шине 26синхросигналы СИ 4,Предположим в момент времени 1 о(фнг.б) на одну из шин 20 поступает .запрос, По синхросигналу СИ 1 устанавливается соответствующий триггер 2и появляется сигнал на одной из шин45 блока 6. Через элемент ИЛИ 40 единичный сигнал поступает на вход элемента И 33, на других входах которого,имеются единичные сигналы, так какпервый 28 и второй 29 триггеры сброшены. Поэтому элемент И 33 вырабатывает синхросигнал, повторяющий синхросигнал, поступающий с выхода генератора 41. На входе третьего триггера 30, который является двойным 3 триггером, имеется единичный сигнал,поступающий с .выхода элемента И 34,на входах которого имеются единичныесигналы, так как третий 30 и четвертый 31 триггеры сброшены. Таким образом, по очередному тактовому импульсу Т устанавливается первый по 2лутриггер двойного триггера 30, а поснятию тактового импульса Т единичный уровень появляется на выходевторого полутриггера двойного триггера 30, разрешая через элемент И 36установку триггера 31 и через элементы И 36 и .39. выработку синхросигнала СИ 2. По снятию тактового импульсаТ 2 на втором инверсном) выходе триг.гера 30 появляется нулевой сигнал,который через элемент И 34 запрещает выработку синхросигнала СИ 1 элемментом И 38. По следующему тактовомуимпульсу Т элемент И 39 вырабатывает синхросигнал СИ 2. По этому же тактовому импульсу, поступающему навход четвертого триггера 31, которыйявляется двойным Э-триггером, устанавливается его первый полутриггер, 1056176 10а по снятию тактового импульса Тна инверсном выходе триггера 31 появляется нулевой уровень, запрещаячерез элемент И 35 выработку синхросигнала СИ 2 элементом И 39. Одновременно по тактовому импульсу Т сбрасывается первый полутриггер триггера 30, так как на его О -входе имеется гера 28 имеется постоянный единичный сигнал, поступающий с источника 42единичного сигнала. При наличии единичных сигналов на 3 К входах попрохождении тактового сигнала Т 3 устанавливается триггер 28. Единичныйсигнал с выхода триггера 28 разрешает выработку синхросигнала СИЗ элементом И 36 по тактовому сигналу Т 4,Кроме того, на входе триггера 29,который является двойным К -триггером, появляется единичный сигнал,формируемый элементом И 32Так какна К входе триггера 29 имеется по 20 25 30 стоянный единичный сигнал, поступаю щий с источника 42, то по прохождению тактового сигнала Т 4 устанавливается триггер 29. Триггер 28 по прохождении тактового сигнала Т 4 сбрасывается. Установленный триггер 29 разрешает выработку синхросигнала СИ 4 элементом И 37 по тактовому импульсу Т. По прохождении тактового сигнала Тс триггер 29 сбрасывается, а триггер 28 устанавливаетсяПо 35 40 прохождении тактового сигнала Т 7 сбрасывается триггер 29 и устанавливается триггер 28. По прохождении тактового сигнала Т 8 сбрасывается триггер28 и устанавливается триггер 29. Соответственно по тактовым сигналамТ 4, Т, Т 8 вырабатываются синхросигналы СИЗ, по тактовым сигналам Т,Т - синхросигналы СИ 2, Нулевой сигнал с второго (инверсного) выходатриггера 28 (триггер 28 установлен)или с второго (инверсного) выходатриггера 29 (триггер 29 установлен)блокирует выработку синхросигналаСИ 1 элементом И 38, а также подачусинхросигнала, формируемого элементом И 33, на вход триггера 30, запрещая, тем самым, изменение состояния этого триггера 30,Предположим, что число циклов передачи равно трем, Тогда после прохождения третьего синхросигнала СИЗсодержимое счетчика циклов станетравным нулю и по шине 44 на вход 65 нулевой сигнал, формируемый элементом И 34. По снятию тактового импуль.са Т. сбрасывается триггер 30, Приналичии единичного сигнала на одномиз выходов блока 8 по синхросигналуСИ 2 в счетчик 17 производится занесение кода количества циклов передачи и через элемент ИЛИ 13 по шине 44 15в блок 6 сигнал поступает на входтриггера 28, который является двойным 3 Ц -триггером. На К -входе тригблока 6 поступит нулевой сигнал.Этот нулевой сигнал через элемент НЕ 43 сбрасывает триггер 29 и очередной синхросигнал СИ 4 не вырабатывается. Так как триггеры 28 - 31 сброшены, то йо тактовому импульсу Т элементом И 38 вырабатывается синхросигнал СИ 1, Одновременно при наличии хотя бы одного установленного триггера 2 по прохождении тактового импульса Т установится триггер 30 и по тактовому импульсу Т,Н, элемент И 39 вырабатывает синхросигнал СИ 2. По тактовому импульсу Т о также сбрасывается триггер 30 и устанавли вается триггер 31.Если установлен один или несколько триггеров 2, но ни на одном из выходов узлов 7 нет единичного сигнала, то на всех выходах блока 8 отсутствует единичный сигнал и через элемент ИЛИ 14 и элемент НЕ 15 на 13 вход триггера 18 поступает единичный сигнал, По синхросигналу СИ 2 устанавливается триггер 18 и единичный сигнал с его выхода поступает по шине 46 на вход блока 6. Этот единичный сигнал сбрасывает триггер 31, разрешая выработку синхросигнала СИ 1 по очередному тактовому импульсу ТУзел 7 определения возможности связи работает следующим образом. По шинам 56 поступают сигналы из дешифратора 5 адреса назначения. По шинам 57 поступают сигналы с тригге. ров 3 всех каналов, кроме собственного. По шинам 58 поступают сигналы с триггеров 4 всех каналов, кроме собственного. По шинам 55 поступает сигнал с триггера 3 собственного канала, В каждый момент времени в каждом узле возбуждена только одна из шин 56, Номер этой шины соответствует адресу модуля, в который хочет передать информацию модуль-передатчик.Необходимыми условиями возможности связи являются: отсутствие единичного сигнала на шине 58, соответствующей возбужденной шине 56;отсутствие единичного сигнала на шине 57, соответствующей возбужденной шине 56 или наличие единичного сигнала на этой шине и одновременное наличие единичного сигнала на шине 55,При отсутствии единичного сигнала на шине 58 через соответствующий элемент НЕ 52 устанавливается единич. ный уровень на входе элемента И 50. При отсутствии единичного сигнала на соответствующей шине 57 через соответствующий элемент НЕ 51 или при наличии единичного сигнала на этой шине и при наличии единичного сигна. ла на шине 55 через элемент И 49 и элемент ИЛИ 53 на вход элемента И 50 поступает единичный сигнал. При нали.сии единичных сигналов на входах соответствующего элемента И 50 единичный сигнал с его выхода через элемент ИЛИ 54 поступает по шине 59 узла, определяя тем самым возможность связи5Блок 10 формирования сигналов приема работает следующим . образом, По шинам 56 на входы элементов И 60 посту- пают сигналы с выходов дешифратора 5 адреса назначения, номер которого соответствует номеру группы. По шинам 62 на другие входы элементов И 60 поступает сигнал с выхода триггера 9, номер которого соответствует номеру группы, В каждый момент време . ни возбуждена не более чем одна шина 62, номер которой соответствует номеру установленного триггера 9 передачи. Номер установленного триггера 9 является номером модуля 63, который передает информацию в этом цикле связи. В группе элементов И 60,соответствующей установленному триггеру 9 передачи, возбужден первыйвход только у одного из элементов И.Номер этого элемента И 60 соответствует номеру модуля 63 в который будет передана информация.Таким образом из всех элементовИ 60 в каждый момент времени возбужден выход не более, чем у одного.Единичный сигнал с этого элемента И60 через соответствующий элемент ИЛИ61 формирует сигнал приема, номеркоторого соответствует номеру модуля,в который будет передаваться информация,Таким образом, устройство обеспечивает повышенное быстродействиеза счет снижения потерь времени нахолостых циклах работы и в режимегрупповой передачи информации.