Блок формирования тригонометрических коэффициентов для процессора дискретного преобразования фурье

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) (11) 1)606 332 ЫИ КОМИТЕТ ССС ТЕНИЙ И ОТНГОСУДАРСТВЕНН ПО ДЕЛАМ ИЗО ОПИСАНИЕ ИЗОБРЕТЕНН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Ордена Ленина институт кибер- нетики им, В.М,Глушкова(56) 1. Рабинер Л., Гоулд Б. Теория и.применение цифровой обработки сиг налов. М., фМирф, 1978.2. Клан Р. Специализированный процессор для быстрого решения :задач гармонического анализа. фэлектроникаф, 1968, т.41, Р 13 (прототип).(54)(57) БЛОК ФОРМИРОВАНИЯ ТРИГО- . НОМЕТРИЧЕСКИХ КОЭФФИЦИЕНТОВ ДЛЯ "ПРОЦЕССОРА.,ЦИСКРЕТНОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ, содержащий два узла постоянной памяти, регистрадреса., формирователь приращений адреса, счетчик циклов и счетчик итераций, информационный выход которого подключен к первому входу формирователя .приращений адреса, выход кото. рого подключен к информационному входу регистра адреса, тактовый вход счетчика итераций соединен с выходом последнего разряда счетчика циклов, информационный выход кото" . рого подключен к второму входу формирователя приращений адреса, причем тактовый вход счетчика циклов. является первым тактовым входом блока, тактовые входы первого и второго узлов постоянной памяти объединены и являются вторым тактовым входом блока, о т л и ч а ю щ и й - с я тем, что, с целью сокращения объема оборудования, он содержит формирователь дополнительного кода, шесть элементов И и триэлемента ИЛИ, йнверсный выход старшего разряда регистра адреса соединен . спервымивходами первого, второго и третьего элементов И, прямой выход старшего разряда регистра адреса подключен к первым входам четвертого, пятого ы шестого элементов И и входу старшего разряда Формирователя дополнительного кода, выход которого подключен к второму входу четвертого элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход кото. - . рого соединен с адресными входами. .Е первого и второго узлов постоянной памяти, информационный выход первого узла постоянной памяти подключен к вторым входам второго и шестого элементов И, выходы которых соединены с первыми входами Я соответственно .второго и третьего элементов ИЛИ, выходы которых яв,ляются выходами соответственно реальной и мнимой частей блока, ин, Формационный выход второго узла по стоянной памяти соединен с втооымтл входами третьего и пятого элементов И, выходы которых подключены к вторым входам соответственно третьегои второго элементов ИЛИ, выход-го 6:1,п 1) разряда регистра адреса подключен к входу 1 -го разряда формирователя дополнительного кода и (и+1)-му входу первого элемента И, выход которого соединен с вторым входом первого элемента ИЛИ.Изобретение относится к вычислительной технике и может бытьиспользовано для решения задачспектрального анализа и цифровойфильтрации.Известны Формирователи коэффициентов процессоров БПФ, состоящих из арифметического устройства,памяти для хранения входных данных,промежуточных и конечных результатов;йостоянных запоминающих устройствдля хранения таблиц тригонометрических коэффициентов и устройства управления 1 .Недостатком блоков Формированиякоэффициентов является избыточная 15емкость постоянных запоминающихустройств.Наиболее .близким к предлагаемомупо технической сущности являетсяблок БПФ, состоящий из арифмети- щческого устройства, оперативногозапоминающего устройства, постоянных запоминаещих устройств, регистра адреса и оперативного запоминающего устройства, регистра адреса 15постоянных запоминающих -устройств,формирователя приращения адресазапоминающих устройств, счетчикациклов, счетчика итераций и.устрйства управления.Выходы оперативного запоминающего устройства и постоянных запоми;нающих устройств соединены с входами арифметического устройства,выход которого соединен с входомоперативного запоминающего устрой 35ства, выходы регистра адреса оперативного запоминающего устройства ирегистра адреса постоянных запоминающих устройств соединены соответственно с входами оперативного запоминающего устройства и постоянных запоминающих устройств а входы регистров адреса соединены с выходами формирователя сигналов приращения регистров адреса запоминающих устройств, выходы счетчикациклов и счетчика итераций соединены с входами формирования сигналов приращения регистров адреаазай 0 минающих устройстввход счетчика етераций соединен с выходом счетчиаа циклов, выходы устройства управления соединены соответственнос входами арифметического устройства, оперативного и постоянных запоминающих устройств, формирователясигналов приращения регистров адреса запоминающих устройств и счетчика циклов 2,Недостаток известного устройства заключается в избыточной емкос- ф 0ти постоянных запоминающих устройетв.В этих устройствах хранятся табличныезначения косинусов и синусов в диа с2 Нпазоне значений углов 0-(- "в ) с65 цнскретизацией по углу, равной л2-. Однако известно, что значения синусов и косинусов симметричны относительно угла /4, Поэтому в принципе в постОянных запоминающих устройствах достаточно хранить значения косинусов и синусов для значений углов в диапазоне 0-/4 т.е. половину табличных значений, используемых в прототипе. Хранение полных таблиц приводит к двукратному увеличению емкости постоянных запоминающих устройств.Цель изобретения - сокращение объема оборудования.Поставленная цель достигается. тем, что блок Формирования тригонометрических коэффициентов для про-. цессора дискретного преобразования Фурье, содержащий два узла.постоянной памяти, регистр адреса, Формирователь приращенийадреса, счетчик циклов и счетчик итераций, информационный выход которого, подключен к первому входу формирователя приращений адреса, выход которого подключен к информационному входу регистра адреса, тактовый вход счетчика итераций соединен с выходом последнего разряда счетчика циклов, информационный выход которого подключен к второму входу формирователя приращений адреса, причем тактовый вход счетчика циклов является первым тактовым входом блока, тактовые входы первого и второго узлов постоянной памяти объединены и являются вторым тактовым входом блока, содержит формирователь дополнительного кода, шесть элементов И и три элемента ИЛИ, инверсный выход стар щего разряДа регистра адреса соединен с первыми входами первого, второго и третьего элементов И, прямой выход старшего разряда, регистра адреса подключен к первы 3 входам четвертого, пятого и шестого элементов И и входу стершего разряда фор мирователя дополнительного кода, выход которого подключен к второму входу четвертого элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с адресными входами первого и второго узлов постоянной памяти, информационный выход первого узла постоянной памяти подключен к вторым -. входам второго и шестого элементов И, ыходы которых соединены с первыми ходами соответствейно второго и третьего элементов ИЛИ, выходы которых являются выходами соответственно реальной и мнимой частей блока, информационный выход второго узла постояннбй памяти соединен с вто" рыми входами третьего и пятого элементов и, выходы которых подключе"ны к вторым входам соответственнотретьего и второго элементов,ИЛИ,выход 1 -го (:1,ь) разряда регистра адреса подключен к входу(-го разряда формирователя дополнительного кода и .( +1);му входупервого. элемента И, выход которогосоединен с вторым входом первогоэлемента ИЛИ,На чертеже изображен блок фор-10мирования тригонометрических коэффициентов для процессора дискретного преобразования фурье,Блок содержит арифметическоеустройство 1, оперативное запоминающее устройство 2, узлы 3 и 4 постоянной памяти, регистр 5 адресаоперативного запоминающего устройства,устройство б управления, регистр 7 адреса, формирователь 8 при.ращения адреса, счетчик 9 циклов,счетчик 10 итераций, Формирователь11 дополнительного кода, элементыИ 12 и 13, элемент ИЛИ 14, элементы И 15-18 и элементы ИЛИ 19 и 20.В узлах 3 и 4 постояннойпамяти хранятся значения тригонометрическихкоэффициентов созК+3 з 1 п для углов 0-й/4 с дискретизацией по Хравной 2/Ц, причем в узле 3 хранйт- З 0 ся реальная .или косинусйая составляющая упомянутых коэффициентов, а в узле 4 - мнимая составляющая. Общее. количество дискретных значений тригонометрических коэффициентов, а З 5 следовательно, и информационная ем" кость узлов 3:и 4 постоянной памяти, измеряемая в количестве адресов, равна - + 1, т.е. Фактический40 в 2 раза меньше, чем в устройстве- прототипе.Блок формирования тригонометрических коэффициентов работает следующим образом.Устройство б управления вырабатывает сигналы, переключаксциесчетчик 9 циклов и счетчик 10 ите-,раций. В зависимости от кодов навыходе этих счетчиков в начале каждо,го цикла вычислений формирователь 8 .прйращения адреса Формирует адреса ,обращения к оперативному запоминающему устройству и блокам постояннойпамяти и засылает их в регистр 7 ад.,реса Количество разрядов у регистра 7 адреса в данном устройстветакое же, как в прототипе, и равно одИ/4, что обеспечивает присвоение 60углу значений, изменяющихся в интервале О-(ъ /2-2/И) . Вес старшегоразряда регистра 7 адреса равен Ф /4и этот разряд в адресации узлов 3и 4 непосредственно не участвует, Я Если угол.х, в регистре 7 .адреса меньше 11/4 (старший разряд регистра 7 адреса находится в состоянии ф 0). то инверсный выход старшего разряда вышеупомянутого регистра разреша. ет передачу содержимого остальных разрядов того же самого регистра к узлам 3 и 4 через элемент И 12 и элемент ИЛИ 14. Одновременно ин-версный выход старшего разряда регистра 7 адреса разрешает передачу считанного из узла 3 значения созх, а из узла 4 - значения яХпх через .элементы И 15 и 16 и элементы ИЛИ И и 20 в арифметическое устройство 1. Если же в регистре 7 адреса содер жится угол хг/4 (старший разряд вышеупомянутого регистра находится в состоянии ф 11 ф), то инверсный выход старшего разряда этого регистра приобретает значение 1.0 ф и отключает элемент И 12, запрещая тем самым передачу кода адреса из регистра 7 адресак узлам .3 и 4. В то же,время прямой выход старшего разряда регистра 7 адреса приобретает значение ф 1 фф и разрешает передачу через элемент И 13 и элемент ИЛИ 14 дополнительного кода адреса от Формирователя 11 дополнительного кода к узлам 3 и 4. Одновременно происходит запрет передачи информа ции с выходов узлов 3 и 4 через элементы И 15, 16 и разрешение на передачу через элементы И 17 и 18. В этом случае значение созхгбудет поступать в арифметическое устройство 1 изузла 4, в значение з 1 пхгиз узла 3, при угле х=х 1 си/4 иэ узла 4 - зз.х. Для любого угла х = хЛ/4 можно указать такой уголлх в/4, симметричный с хг относи- тельно и /4, что .будет выполнятьсяьравенство созхг+Зе 1 пхг=э 1 пх 2+созхг, угол хг является дополнительным по отношению к углу х, Для нахождения требуемого значения:тригонометрического коэффициента согласно приведенному выражению надо поменять местайи реальную и мнимую.части, т.е. значение косинуса и синуса угла х.созх =з 1 пх ,.3 з 3.пх =3 созх .г 2Аппаратно это реализуется элементами И 15-18 и элементами ИЛИ 19 и 20, осуществляющими коммутацию выходов узлов 3 и 4 при передаче тригонометрического коэффициента и арифметическоЕ устройство 1, управляемую старшим разрядом регистра 7 адреса. В арифметическом устройстве 1 осуществляется:умножение комплексного тригонометрического коэффициента, поступившего из узлов 3 и 4 на один из двух комплексных отсчетов, выбранных ия оперативного запоминающего устройства 2.1072056 Изобретение позволяет в 2 разауменьшить информационную емкостьпостоянных запоминающих устройств,Корректор М.щароши Составитель А.БараноТехред М, Тепер актор Л.Фил Тираж 699 ПодписноеГосударственного комитета СССРелам изобретений и открытийосква, Ж, Раушская наб., д. 4/5 каз 127 Патент Филиал П ВНИИПИ по 113035, используемых для хранения тригонометрических коэФФициентов, по сравнениюс базовым устройством,Ужгород, ул. Проектна