Устройство для формирования адресов процессора быстрого преобразования фурье

(5)4 С 06 Р 15 332 ННЫЙ НОМИТЕТ СССРОБРЕТЕНИЙ И ОТНРЫТИЙ ГОСУДАРСПО ДЕЛ е 31.з г, .зЯ3(а(Ь ;:"1мем нам ОПИСАНИЕ ИЗОБРЕТЕНИЯСВИДЕТЕЛЬСТВ АВТОРСК о(72) А.И. Шемаров и А.Е. Леусенко (71) Минский радиотехнический институт(56) Авторское свидетельство СССР548863, кл. С 06 Р 15/332, 1976.Авторское свидетельство СССР999062, кл, С 06 Г 15/332, 1983, (54)(57) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ АДРЕСОВ ПРОЦЕССОРА БЫСТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ, содержащее первый и второй .реверсивные счетчики, группу элементов И, М (где Ч разрядность) мультиплексоров, регистр, элемент И-НЕ, синхронизатор, первый и второй выходы которого соединены соответственно с суммирующим и вычитающим входами первого реверсивного счетчика, выходы переноса и заема которого соединены соответственно с суммирующим и вычитающим входами второго леверсивного счетчика, третий выход синхронизатора соединен с тактовым входом регистра, выходы разрядов которого являются информационными выходами устройства, выходы разрядов второго реверсивного счетчика соединены с соответствующими входами элемента И-НЕ и первыми входами соответствующих элементов И группы, вторые входы которых объединены и подключены к четвертому выходу синхронизатора, тактовый вход которого является тактовым входом устройства, а вход запуска синхронизатора соединен с выходом элемента И-НЕр первый информационный вход 1 -го (= О, й -1) мультиплексора соединен с прямым выходом-г разряда первого реверсивного счетчика, второй информационный вход -го мультиплексора соединен с инверсным выходом-го разряда первого реверсивного счетчика, выход з-го мультиплексора соединен с входом 1 -го разряда .регистра, о тл и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит узел постоянной памяти, входы кода адреса которого соединены с выходами соответствующих элез ментов И группы а выход й, 1 -го С ф = 0,1; 1 = О, Н -1) разряда узла постоянной памяти соединен с 1 -мадресным входом-го мультиплексора, третий информационный вход 1-го мультиплексора соединен с выходом младшего разряда первого реверсивного счетчика, четвертый информационный вход 1( -го (К=Ор М -2) мультиплексора соединен с прямым выходом (К+1)-го (К=Ор 1( т 2) разряда первого реверсивного счетчика.2 2 Йч 2 22 2 з22 2 з 2 22 2 эа12 2 22 2 э 2 Изобретение относится к вычислительной технике и может быть использовано в составе процессора быстрогопреобразования Фурье (БПФ) или быстрого преобразования в базис иных ортогональных функций, используемых вспектроанализаторах, генераторахширокополосного случайного процесса,синтезаторах речевых сигналов и т.д.Цель изобретения - упрощение 10устройства.На фиг.1 представлена функциональ"ная схема устройства; на фиг.2 -функциональная схема синхронизатора,на фиг.З " временные диаграммы работы синхронизатора на фиг.4 -прошивка узла постоянной памяти дляпроизвольной разрядности устройстваадресации.Устройство для формирования адресов процессора БПФ (фиг.1) содержитсинхронизатор 1, первый реверсивныйсчетчик 2, второй реверсивный счетчик 3, группу (двухвходовых) элементов И 4, М мультиплексоров (данных 25четыре канала на один) 5, регистр 6,элемент И-НЕ 7 и узел 8 постояннойпамяти,В известном устройстве с помощью мультиплексоров соответствующим образом коммутируются разряды счетчика в зависимости от номера слоя, информация о котором подается на 45 адресные входы всех мультиплексоров одновременно, т.е. параллельно.Однако это требует, чтобы количество каналов мультиплексора было равно количеству слоев алгоритма БПФ,кото рое зависит от длины обрабатываемого массива. Причем, чем выше длина обрабатываемого массива, тем выше разрешающая способность в частотной области и тем точнее можно получить 55 результаты спектрального анализа.Если проанализировать разряды счетчика, которые коммутирует кажСинхронизатор (фиг,2) содержит счетчик 9, элемент 4 ИИ/ИЛИ 10, элемент 4 ИИ-ЗИ/ИЛИ 11, элемент 2 И-НЕ 12.На временной диаграмме (фиг3) приведены следующие сигналы: ТИ - тактовые импульсы; А 1-А 4 - разрядные выходы счетчика 91 сигналы 13 на втором входе, 14 на первом выходе, 15 на втором выходе, 16 на третьем выходе и 17 на четвертом выходе синхронизатора 1.Принцип работы устройства заключается в следующем.Известно, что адреса пары операндов алгоритма БПФ отличаются информа цией в одном разряде, номер которого соответствует номеру слоя алгоритма БПФ, причем адрес первого операнда содержит логический нуль в данном разряде, а адрес второго операнда - логическую единицу. Если сравнить адреса алгоритма БПФ и коды, вырабатываемые счетчиком, то нетрудно заметить, что в каждом слое алгоритма БПФ адреса отличаются от кодов счетчика только порядком следования разрядов: дый мультиплексор (данных), то окажется, что каждый мультиплексор (данных) 1 (1 = О, 8 -1) коммутирует неболее трех разрядов счетчика (2,222 ) Следовательно, не обязательно применять многовходовые мультиплексоры (данных), а необходимо идостаточно четырехканальных мультиплексоров (данных). Четвертый вход-го (1=0, М -1) мультиплексора (данных) подключается к инверсному разрядному выходу счетчика 21 и применяется при работе в специальном слоеалгоритма БПФ. При использовании четырехканальных мультиплексоров (дан-.ных) переключать нужно не все каналыодновременно, как в известном устройстве, а последовательно мультиплек10, 10,10, 10,10, 10,10, 10,код, по которому на выходахмультиплексоров (данных ) появляются инверсные значения двоичного счетчика. При работе в специальном слое безызбытачный алгоритм БПФ на управляющих входах мультиплексоров (данных ) появляется 2 +1 И3 А 1 АО А 1 АО А 1 АО А 1 АО А 1 АО 1 1, 1 1, 1 1, 1 1, 1 10 1 А 1 АО А 1 АО Слой й 1 1, 11, Кроме того, с помощью группызлементов И 4 на управляющих входахмультиплексоров (данныхможет бытьсформирован код путем подачи на вто. рые входы группы элементов И 4 уровня логического нуля, по которому на вы- , ходахмультиплексоров (данных) появ ляются прямые значения кодов счетчика 111 1 +1А 1 АО А 1 АО А 1 АО А 1 АО00 00 00 00 0 1 2 А 1 АО А 1 АО А 1 АО Слой 0 01 00 00ранд, затем в счетчик добавляетсяединица и его прямое значение адресует первый операнд. Порядок следования пары специального слоя БПФ можетбыть произвольным, так как данная,пара обрабатывается по способу,отличающемуся от способа обработкипары операндов основных слоев алгоритмов БПФ,При работе в специальном слоеадресуется пара операндов о, -п(яфМ: Я" -1)где 8- количество разрядовсчетчика. 50 Формирование адресов специального слоя алгоритма осуществляется следующим образом. Инверсное значение первого счетчика адресует второй опез 1174939 4сор (данных) за мультиплексором (дан" 1 1 Х 2, Х 2, Х 2, Х 2, Х 2, Х 2, Х 1ных).Для каждого слоя алгоритма БПФ Мультиплексор (данных четыре каналаканалы мультиплексоров (данных) ком- на один) имее дв адр Лна о н имеет два адресных входа Л 1мутируются следующим образом: и АО (А 1 = 0 и АО - 0 - на выходСлой коммутируется канал ХО, А 1 = 0 и0 Х 1, ХО, ХО, ХО, ХО, ХО, ХО АО = 1 - на выход коммутируется ка 1 Х 2, Х 1, ХО, ХО, ХО, ХО, ХО нал Х 1, А 1 = 1 и АО = О - на выход2 Х 2, Х 2, Х 1, ХО, ХО, ХО, ХО коммутируется канал Х 2, А 1 = 1 и10 АО = 1 - на выход.коммутируется ка) -1 Х 2, Х 2, Х 2, Х 1, ХО, ХО, ХО нал ХЗ). Следовательно, прошивкаХ 2, Х 2, Х 2, Х 2, Х 1, ХО, ХО Узла постоянной памяти будет выгля +1 Х 2, Х 2, Х 2, Х 2, Х 2, Х 1, ХО. деть следующим образом:0 1 2А 1 АО А 1 АО А 1 АО01, 00, 00,10, 01, ОО,10, 10, 01, 1174939,1174939 ььь ьььъььсэеььь ь ь ь ь ь ь ьь с 3 ь ь ь Фэ щщ ьщфэ Фз ь ь ь ь яф ь ь ь Фььв ь ьь ььь ььь ььь ььь ььь ьеэь ю ь Фэ сз ь ь ь ь ь ь 4 щвью ь ьь ь ьь ьь ь ьсэ ь ю ь ь ь ь ср ещ ь ь фььь ьььь ьь ььь ю ь ьь ьщ ь ььфььььь щЮь ььь ььь фъььь ьсьъ еэььь О ьеф ь ь ь ььььс. ъь Ь 3 щъд Ъ . о к Ъ съьь ц ьсэ ьь еэщщь ь о съсъ о щ,щ ь Ф; оо сфт фс М ы -гО Тираж 710 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д. 4/5