Устройство для сопряжения процессора с устройствами вывода

СОЮЗ СОВЕТСНИХСОЦИАЛИСТЮЕСНИХРЕСГ 1 УБЛИК КОМИТЕТ СССР РЕТЕНИЙ И ОТНРЫТЮЛАМ ИЗО ОПИСА ОБРЕТ(56) Авторское свидетельство СССР У 947849, кл. С 06 Р 3/04, 1982.Авторское свидетельство СССР У 567169, кл. С 06 Р 3/04, 1977.Блок интерфейсный функциональный "Искра-85". Паспорт 3.055.210 ПС 1983.,(54)(57) 1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕ 1 НИЯ ПРОЦЕССОРА С УСТРОЙСТВАМИ ВЫВОДА, содержащее блок управления, коммутатор данных, блок приема данных, регистр направления обмена, блок выдачи текущего состояния, блок выделения адреса устройства, блок постоянной памяти, блок оперативной памяти, группу элементов И, причем группа управляющих входов блока управления подключена к управляющему выходу процессора, группы информационных входов блока приема данных и блока выделения адреса устройства подключены к информационному выходу процессора, группа информационных выходов блока выдачи текущего состояния подключена к входу текущего состояния процессора, вход вызова блока выделения адреса устройства подключен к выходу запроса процессора, первый выход блока выделения адреса устройства подключен к входу ответа процессора, группа управляющих входов блока вьщеления адреса устройства подключена к выходу команд процессора, при этом 80.1206788 группа адресных выходов блока управления соединена с первыми входами элементов И группы, выходы которых соединены с группой адресных входов блока постоянной памяти, блока оперативной памяти и блока приема данных, группа командных входов-выходов блока управления соединена с п вой группой информационных входов-выходов коммутатора данных, вторая группа информационных входов- выходов которого соединена с группой информационных выходов блока постоянной памяти, блока приема данных, группой информационных входов ре- р гистра направления обмена, блока вы-дачи текущего состояния, группой информационных входов-выходов блока оперативной памяти, вход записи которого соединен с первым управляющим входом блока выдачи текущего Ф состояния и выходом записи блока Мф управления, выход отсутствия захва- Ьф та которого соединен с вторыми ( входами элементов И группы, выход фф синхронизации направления обмена соединен с входом занесения регистра, 0 е выход приема блока управления соеди- рю нен с разрешающим входом блока постоянной памяти, управляющим входом коммутатора данных и первым управляющим входом блока приема данных, о т. л и ч а ю щ е е с я тем, что, с целью повышения пропускной способ- аф ности устройства за счет его одновременной работы с несколькими устройствами вывода одного или разного типа, в него введены блок дешифрации ввода-вывода, дешифратор памяти, регистр нрмера канала, блок де15 30 15 12067Заметим, что в ответ на команды процессора НУ, ППБ, ПБ и ПБП устройство отвечает состояниями КВП или КВТС, на команду ВС - состояниями КВ, КВП или КВТС, на команды УС и ВТС - состоянием КВ.Процессор ЭВМ, получив ат устройства состояние КВ, выставляет на информационной магистрали 43 код символа, который должен быть 1 О напечатан ПчУ 1, например, код цифры "7", команду ПБ на магистрали 76 и сигнал "Вызов" на шине 77. В ответ на это блок 8 формирует сигналы на шинах 81 и 82, причем последний (Ответ) поступает в процессор ЭВМ. Сигнал по шине 81 Поступает в блок 14, который при наличии команды ПБ вырабатывает сигнал на шине 128. При наличии сигналов на шинах 81 и 128 и коде 00 на информационных входах дешифратора 130 (шины 114) блок 15 дешифрации канальных команд вырабатывает сигнал ЯТВ 1 на шине 44. Последний поступает в блок 16, устанавливая в "1" триггер 140, и в блок 7 приема данных, разрешая занесение кода цифры "7" из магистрали 43 в регистр 35. В блоке 13 дешифрации состояний дешифратор 94 открыт сигналов по шине 80 (триггер 53 остался в состоянии "1"), а на его информационные входы по шинам 114 приходит код 00, так что сигнал с его выхода открывает элементы И 99, 100, 105 и 106. При .наличии сигнала 1 ВР 1 на шине 115 срабатывает элемент И 99, сигнал с его выхода через элемент 97 ИЛИ поступает на Р-вход триггера 95.40 По переднему фронту. сигнала "Вызов" в последний заносится "1", сигнал КВП с его выхода по шине 121 поступает в блок 14 и через. элемент И 125 - на магистраль 129 состояния. Таким образом, процессор ЭВМ в от 45 вет на команду ПБ получает состояние КВП.В свою очередь БУ 1 выполняет микрокоманду выборки сигналов активизации в результате чего в нем окажется код 00000001. В результатеанализа выясняется, что необходимо выполнить микрокоманду ириема информации от процессора ЭВМ. Дпя этого в первом цикле в регистр 9 направления обмена засылается код 01. Во втором цикле БУ 1 формирует адрес 0000 на шинах 176, который поступает. 88 16на адресную магистраль 47. В этом случае блок 10 вырабатывает сигнал ПИ 1, который по шине 48 поступает в блок 7; Одновременно в последний поступает сигнал "Прием" по шине 26 и код 00 по группе адресных входов. В результате сигнал с выхода дешифратора 41 открывает группу 38 элементов И и поступает на шину 49. Содержимое регистра 35 через группу 38 поступает на магистраль 25 данных, откуда через коммутатор 25 заносится в БУ 1. Сигнал по шине 49 поступает на нулевой вход триггера 140, устанавливая его в состояние "0", прекращая тем самым сигнал ВР 1. По заднему фронту этого сигнала (через шину 115 и элемент НЕ 152) осуществляется установка в "0" триггера 146, если он находился в состоянии "1".Следующей микрокомандой БУ 1 перешлет принятый байт (код цифры "7") в блок 18. Для этого в первом цикле в регистр 9 занесется код 10. Во втором цикле БУ 1 выставляет адрес 0020 на магистрали 47, в результате чего блок 10 формирует сигнал ПИ 5, который по шине 92 поступает в блок 18. Дешифратор 158, на адресные входы которого поступает код 00, срабатывает и своим сигналом разрешает занесение в регистр 155. Так как одновременно БУ 1 выставляет на магистрали 25 данных код цифры "7", то этот код заносится в регистр 155 и начинает поступать в ПчУ 1 по груп.пе 159 выходов.Следующей микрокомандой БУ 1 выставляет код управляющего сигнала в регистр 169 блока 20 аналогично описайному выше. В результате в ПчУ 1 поступает управляющий сигнал печати и код цифры "7", так что ононачинает печатать эту цифру.В то же самое время, после снятия сигнала 1 ВР 1 в блок 13 дешифрации состояний по шине 115 поступает низкий уровень, так что из открытых элементов И 99, 100, 105 и 106 срабатывает элемент И 100 (на него приходит высокий уровень с элемента НЕ 11.1), высокий потенциал с выхода которого через элемент ИЛИ 98 поступает на Р-вход триггера 96. Процессор ЭВМ посыпает очередную команду ВС по магистрали 76 и сигнал "Вызов" по .шине 77 передним фронтом обеспечивает занесение "1" в триггер 96 и "0" в17 12 триггер 95. Высокий потенциал с выхода триггера 96 по шине 122 поступает в блок 14, который при наличии сигнала на шине 81 с помощью элемента И 126 формирует на магистрали 129 код 010 - состояние КВ.Процессор анализирует этот код и,определив, что его команда выполнена, активизирует третий канал и посылает в ПчУЗ код очередного символа, например, буквы "Ф". Все эти действия полностью аналогичны предыдущимВначале процессор выставляет на информационной магистрали 43 код "14" и посылает команду УС. В результате триггер 53 оказывается в состоянии "1", в регистр 12 номера канала заносится код 10, а блоки 13 и 14 вырабатывают состояние КВ (при этом сигнал с дешифратора 94 открывает элементы И 103, 104, 109 и 110,из которых срабатывает первый под воздействием сигнала с элемента НЕ 113). Далее процессов ЭВМ выставляет на информационной магистрали 43 код буквы "Ф" и посылает команду ПВ и сигнал "Вызов", В результате совместной работы блоки 14 и 15 вырабатывают сигнал ТВЗ, который по шине 46 устанавливает в "1" триггер 142 и разрешает занесение в регистр 37. В этот момент блок 14 выставляет на магистрали 129 сстояний код,состояния КВП.В то же самое время окончив работу с ПчУ 1, БУ 1, как и ранее, выполняет микрокоманду выборки сигналов активизации, в результате чего в нем окажется код 00000100. Следовательно, надо выполнить микро- команду приема информации от .процессора. В результате ее выполнения в БУ 1 окажется код буквы "ф", триггер 142 будет сброшен (а за ним и триггер 148 по цепи шина 117- элемент НЕ 154, если в нем была "1"), так что по команде ВС процессор в качестве ответа получит состояние КВ, Далее МПЭ 1 выполнит еще две микрокоманды, по первой из которых код буквы "ф" занесется в регистр 157 блока 18 выдачи данных, а по второй код управляющего сигнала занесется в регистр 171 блока 20. В результате в ПчУЗ начнут поступать управляющий сигнал печати и код бук" вы ф", так что оно начнет печататьэту букву.06788 18 Вслед за этим БУ 1 может опросить второй канал (не появилось лиВР 2) и при отсутствии его инициациизаняться проверкой состояний ПчУ 1 иПчУЗ (аналогично описанному вьппедля ПчУ 2).Так как процессор ЭВМ получилсостояние КВ, то он,может вновьустановить связь с первым каналом ивыдать код следующего символа дляПчУ 1, затем для ПчУЗ и т.д. Работакажцого из каналов аналогична другдругу. При этом МПЭ 1 анализируетсигналы 1 ВР 1-1 ВРЗ, НУ 1-НУЗ и состояния ПчУ, обеспечивая одновременное функционирование последних.Про цессор ЭВМ, анализируя состоянияустройства, посылает очереднойсимвол в данный канал только приналичии состояния КВ.Однако в процессе работы устройства вывода могут возникать непредвиденные ситуации. Так, например, в ПчУ может закончиться или 21 оборваться бумажный носитель. Вэтом случае ПчУ выставит соответствующий сигнал на свои шины состояний. Пусть, например, это возникнетв ПчУЗ.Тогда при очередном опросе состояния ПчУЗ в БУ 1 занесется код,из анализа которого будет следовать,что в ПчУЗ оборвалась или закончилась бумага. В соответствии со своейпрограммой БУ 1 выдает код текущего 35 состояния. Для этого в первом циклесоответствующей микрокоманды в регистр 9 заносится код 10. Во второмцикле БУ 1 выставляет на магистрали25 данных код текущего состояния,на шине 33 - сигнал "Запись" и наадресной магистрали 47 - адрес 0004.В соответствии с этим блок 10 дешифрации ввода-вывода формируетсигнал ПИ 2, который по шине 34 поступает в блок 6 выдачи текущего состояния. Элемент И 30 срабатывает,сигнал с его выхода заносит "1" втриггер 29 и разрешает занесениекода текущего состояния из маги страли 25 данных в регистр 27 (заносится четыре младших разряда). Сэтого момента сигнал ОВР с выходатриггера 29 поступает иа разряд Д 2магистрали 25 данных. БУ 1 можетвыставить для ПчУЗ новый управляющий сигнал, например сигнал остановки. Однако, в отличии от ранее рассмотренных случаев выдачи управляю19 12067 О 5 20 25 щего сигнала в ПчУ на этот раз в разряде .Д 8 будет присутствоватьВ первом цикле микрокоманды выдачи управляющего сигнала, как и ранее, в регистр 9 заносится код 10. Во втором цикле БУ 1 выставляет на адресной магистрали 47 восьмеричный код 0012 и не формирует сигнал "Прием" на шине 26, так что код 1 ХХХХХХХ (где ХХХХХХХ - собственно управляющий сигнал для ПчУ) занесется в регистр 17 1 блока 20. В результате управляющий сигнал поступит в ПчУЗ по группе 175 выходов и вызовет его остановку, а старший, восьмой разряд кода с выхода регистра 171 по шине 120 поступит в блок 13 дешифрации состояний.Далее, когда при очередной активизации третьего канала сигнал с выхода дешифратора 94 откроет элементы И 103, 104, 109 и 110, срабо-. тают элементы И 109 и 110, так что по переднему фронту сигнала "Вызов" на шине 77 установятся в "1" сразу оба триггера 95 и 96. Сигналы ДКВП и КВ с их выходов по шинам 121 и 122 поступают в блок 14, в результате чего с помощью элемента И 127 в магистраль 129 будет выдано состояние КВТС.Получив его, процессор ЭВМ посы лает команду ВТС, дешифрируя кото.рую,дешифратор 123 формирует сигнал по шине 32, который устанавливает в "0" триггер 29 и открывает группу 28 элементов И, В результате код текущего состояния из регистра 27 через группу 28 элементов И поступает на магистраль 31 текущего состояния. 88 гоВ течение всего этого времени (от момента выдачи кода текущего состояния до гашения триггера 29) БУ 1 опрашивает магистраль 25 данных для проверки наличия "1" в разряде Д 2 - сигнала ОВР. Как только процессор ЭВМ заберет код текущего. состояния, триггер 29 установится в "0", сигнал ОВР исчезнет и при очередном анализе содержимого магистрали 25 данных БУ 1 получит информацию об этом. Далее в соответствии с программой БУ 1 может, вновь проверить состояние ПчУЗ и повторить все снова. Когда причина этого будет устранена (например, вставлена бумага), при очередном анализе БУ 1 обнаружит это и выдаст новый управляющий код в блок 20, который будет иметь вид ОХХХХХХХ. В результате этого в магистраль 129 будет выдано состояние КВ (при очередной команде ВС. от процессора) и работа устройства продолжится дальше. Очевидно, что в блоках приемаданных 7, дешифрации состояний 13, триггеров 17 и регистровой памяти 18 второй и третий каналы функциоЗ 0 нируют аналогично первому,Таким образом, изобретение обеспечивает одновременную работу нескольких устройств вывода, что повышает его пропускную способность 35по сравнению с известным устройством во столько же раз. Кроме того, оно обеспечивает одновременную работу с устройствами вывода разного типа, что следует из принципов 40его функционирования и особенностей построения.1206788 Наг. 18 Составитель С. Пестмаланова Техред Т,Тулик, ,Корректор Д. Патей Редакт каэ 8714 5 4/5 иал ППП "Патент", г. Узгород, уп. Проектная ВНИИПИ Государ по делам иво3035, Москва, й 73 Поднисное твенного комитета СССР ретений и открытий 35, Рауаская наб., д.12067шифрации состояний, блок дешифрацииуправляющих сигналов, блок дешифрации канальных команд, два блокатриггеров, блок регистровой памятиинформационных сигналов, мультиплексор сигналов состояний и блок регистровой памяти управляющих сигналов,групп управляющих выходовкоторого подключены к входам служебных сигналовустройств вывода, Кгрупп информационных входов мультиплексора сигналов состояний подключены к выходам сигналов состоянийК устройств вывода, Н групп информационных выходов блока, регистровойпамяти информационных сигналов подсоединены к информационным входам 1устройств вывода, группа выходовблока дешифрации управляющих сигналов подключена к шине сигналов состояния процессора, при этом группаинформационных входов-выходов коммутатора данных соединена с группами информационных входов блока регистровой памяти управляющих сигналови блока регистровой памяти информационных сигналов и группами информационных выходов мультиплексорасигналов состояний и второго блокатриггеров и первой группой информационных выходов первого блокатриггеров, выходы элементов И группы соединены с группой адресныхвходов блока дешифрации ввода-вывода, дешифратора памяти, блока регист.ровой памяти управляющих сигналов,мультиплексора сигналов состоянийи блока регистровой памяти информационных сигналов, выход отсутствиязахвата блока управления соединен свходом разрешения блока дешифрации ввода-вывода, первый выход которого соединен с вторым управляющим входом блока приема данных,группа управляющих выходов которогосоединена с группой нулевых входовпервого блока триггеров, втораягруппа выходов которого соединенас группой нулевых входов второгоблока триггеров и .первой группойинформационных входов блока дешифрации состояний, вторая группаинформационных входов которого сое-,динена с группой информационных входов блока дешифрации канальных команди группой информационных выходоврегистра номера канала, группа информационных входов которого подключена к информационному выходу 88процессора, первый и второй выходырегистра направления обмена соединены с входами ввода и вывода блокадешифрации ввода-вывода соответственно, второй выход которого сое-:динен с вторым управляющим входомблока выдачи текущего состояния,третий управляющий вход которогосоединен с первым выходом блока дешифрации управляющих сигналов, первый вход которого соединен с первым входом блока дешифрации канальных команд и с вторым выходом блокавыделения адреса устройства, третий.выход которого соединен с вторымвходом блока дешифрации канальныхкоманд, первая группа выходов которого соединена с группой входовзанесения блока приема данных игруппой единичных входов первогоблока триггеров, вторая группа выходов блока дешифрации канальныхкоманд соединена с группой единичныхвходов второго блока триггеров, разрешающий вход которого соединен ссоответствующим разрядом группыуправляющих выходов блока приемаданных, группа входов выборки блокапостоянной памяти соединена с группой выходов дешифратора памяти, выход которого соединен с разрешающимвходом блока оперативной памяти,третий, четвертый и пятый выходыблока дешифрации ввода-вывода соединены с управляющими входами блокапостоянной памяти управляющих сигналов, мультиплексора сигналов состояний и блока регистровой памятиинформационных сигналов соответственно, группа информационных входов блока дешифрации управляющихсигналов подключена к выходу командпроцессора, синхровход блока дешифрации состояний соединен с управляющим входом блока выделения адреса устройства, четвертый выход которого соединен с входом блока дешифрации состояний, первый и второйвыходы которого соединены с первьми вторым входами блока дешифрацииуправляющих сигналов соответственно, второй выход которого соединен.с третьим входом блока дешифрацииканальных команд, пятый выходблока выделения адреса устройствасоединен с входом занесения регистра номера канала шестой выходблока дешифрации ввода-вывода сое"динен с входом разрешения дешифра1206788 ЗО тора памяти; И+1-я группа выходов блока регистровой памяти управляю.",щих сигналов соединена с третьей ,группой информационных входов блока дешифрации состояний.2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок дешифрации управляющих сигналов содерзит дешифратор, элемент ИЛИ и три элемента И, причем группа ин,формационных входов дешифратора образует группу информационных входов блока, управляющий вход дешифратора соединен с первьии вхо- даин первого и второго элемен. тов И и является первым управляющим . входом блока, вторые входы первого и Изобретение относится к области вычислительной техники и мозет быть использовано для подключения устройств вывода к процессору ЭВМ.Цель изобретения - повышение пропускной способности устройства за,счет его одновременной работы с несколъкиии устройствами вывода одного нли разного типа.Рассмотрим один иэ возмозных вариантов устройства для сопрязения, с тремя печатающими устройствами (ПчУ) . На фиг.1 представлена структурная схема устройства для сопрязения, ;на фиг.2 - коммутатор данных, на .фиг.3 - блок выдачи текущего состояния на фиг.4 - блок приема данных на фиг.5 - блок. выделения адреса устройства, на фиг.6 - блок де,шифрации ввода-вывода на фиг.7- ,блок дешйфрации состояний;на фиг.8- .блок . дешифрации управляющих сиг;напов 1 на фиг.9 - блок дешифрации канальных команд на фиг.10- первый блок триггеров,на фиг. 11- второй блок триггеров,на фиг. 12 - блок регистровой памяти информационных сигналов, на фнг.13 - мультиплексор сигналов состояний, на фиг. 14 - блок регистровой памяти ;управляющих. сигналов, на фкг.15 - блок управления. второго элементов И являются вторвм и третьии управляющими входами блока соответственно, выходы первого, второго и третьего элементов И образуют группу .выходов блока, первЮвыход дешифратора является первьи выходом блока, выход элемента ИЛИявляется втором выходом блока, пркэтом в блоке дешифрации управляющихсигналов, второй, третий, четвертый и пятый выходы дешифратора соединены.с первж, вторьм, третъии и четвертым входами элемента. ИЛИ соответственно, выходы первого и второгоэлементов И соединены с первым и вторым входаии третьего элемента Исоответственно. Устройство для сопрязения (фиг,1)содерзит блок 1 управления (БУ),группу 2 элементов И, блок 3оперативной памяти, блок 4 постоян ной памяти, коммутатор 5 данных,,блок 6 выдачи текущего состояния,блок 7 приема данных, блок 8выделения адреса устройства, регистр9 направления обмена, блок 10 дешиф"рации ввода-вывода, дешифратор 1памяти, регистр 12 номера канала,блок 13 дешифрации состояний, блок.14 дешифрации управляющих сигкалов,блок 15 дешифрации канальных команд,первый блок 16 и второй блок 17триггеров, блок 18 регистровой памяти информационныхсигналов, муль,типлексор 19 сигналов состояний иблок 20 регистровой памяти управляю щнх сигналов.1,рукла 2 элементов И содераит 12двухвходовых элементов И, первыевходы каздого кз которых соединеныс соответствующими адресквни выхода- .2 ми БУ 1, вторые входы - с его зе выходами отсутствия захвата, а выходы - с шинами адреса АО-А 1., обра, зующщаи внутреннвв магистраль адреса устройства. Блок 3 оперативной памяти ка 1 Кбайт в своем составе содерзит двемикросхемы К 541 РУ 2, группа его адресных входов соединена с раэрядаии АО-А 9 адресной магистрали, 3 1 группа информационных входов-выходов соединена с шинами данных Д 1-Д 8, образующими внутреннюю магистраль данных устройства, вход записи- считывания - с выходом записи БУ 1, а разрешающий вход - с выходом дешифратора 11 памяти.Блок 4 постоянной памяти на 2 Кбайт в своем составе содержит четыре йикросхемы КР 556 РТ 5, группа его адресных входов соединена с разрядами АО-А 8 адресной магистрали, группа входов выбора кристалла - с группой выходов дешифратора 11 памяти, разрешающий вход - с выходом приема БУ 1, а группа информационных выходов - с разрядамй Д 1-Д 8 магистрали данных.Коммутатор 5 данных (фиг,5) содержит две группы 21 и 22 элемен. тов И и элемент НЕ 23. Каждая из групп 21 и 22 содержит по восемь элементов И, информационную шину 24, магистраль 25 данных, шину 26.Блок 6 выдачи текущего состояния (фиг 3) содержит четырехразрядный регистр 27, группу 28 из четырех элементов И, триггер 29 и элемент И 30, магистраль 31 текущего состояния и управляющие шины 32-34.Блок 7 приема данных (фиг.4) содержит три восьмиразрядных регистра 35-37, три группы 38-40 элементов И (каждая по восемь элементов И), дешифратор 41 и элемент И 42, информационную магистраль 43, управляющие шины 44-46, адресную магистраль 47, управляющие шины 48-52.Блок 8 выделения адреса устройства (Фиг.5) содержит триггер 53, элементы И 54-64, ИЛИ 65, НЕ 66-74 и задержки 75, магистраль 76 команд, шину 77 вызова, шины 78-82,Регистр 9 направления обмена представляет собой двухразрядный регистр, информационные входы которого подсоединены к разрядам Д 5, Д 7 магистрали 25 данных, вход занесения к выходу синхронизации Бу 1, а выходы обоих разрядов - соответственно к первому и второму входам блока 10 дешифрации ввода-вывода.Блок 10 дешифрации ввода-вывода (фиг.6) содержит дешифратор 83 и элементы ИЛИ 84, И 85 и НЕ 86, входные шины 87-89, выходные шины 90-93.206788 4 Дешифратор 11 памяти представляет собой обычный дешифратор, группа адресных входов которого подсоединена к разрядам А 9-А 11 адресной магистрали 47, управляющий вход - к шине 93, четыре выхода, выделяющие состояния 000-011, образуют группу выходов дешифратораЬ 11, а пятый и шестой выходы (состояния 100 и 101) объединены вместе и образуют отдельный выход дешиФратора 11.Регистр 12 номера канала представляет собой двухразрядный регистр, информационные входы которого подсоединены к разрядам И 1-И 2 информационной магистрали 43,вход зане 51015;сения - к шине 79,а выходы обоих разБлок 18 регистровой памяти информационных сигналов (фиг.12) состоиз из трех регистров 155-157 с выходами 159-161, каждый из которых содержит по восемь разрядов, и дешифратора 158.Мультиплексор 19 сигналов состояния (фиг. 13) состоит иэ трех групп 162-164 элементов И с входами 166- 168, каждая из которых содержит по восемь элементов, и дешифратора 165.Блок 20 регистровой памяти управляющих сигналов (фиг. 14) состоит из трех регистров 169-171, каждый иэ которых содержит по восемь раэ 45 50 55 рядов образуют группу информационныхвыходов регистра 12, подключеннуюк второй группе информационныхвходов блока 13.Блок 13 дешифрации состояний(фиг.7) состоит из дешифратора 94,триггеров 95 и 96 и элементов ИЛИ97, 98, И 99-110 и НЕ 111-113, входных шин 114-120, выходных шин121-122.Блок 14 дешифрации управляющихсигналов (фиг.8) состоит из дешиф-,ратора 123,элементовИЛИ 124 И 125127 и выходных шин 128 и 129.Блок 15 дешифрации канальных команд (Фиг.9) состоит из дешифратора130 и элементов И 131-136, выходныхЗ 5 шин 137-139.Первый блок 16 триггеров (фиг.10)состоит из триггеров 140-142 иэлементов И 143-145,Второй блок 17 триггеров (фиг.11)40 состоит иэ триггеров 146-148 иэлементов И 149-151 и НЕ 152-154.206788 6 5 О 15 20 25 30 35 40 45 50 55 5 1рядов, и дешифратора 172, информационных шин 173-175.Блок управления 1 (фиг.15) представляет собой микросхему КР 580 ИК 80,выводы В 10, 9, 8, 7, 3-6 которойобразуют группу 24 информационныхвходов-выходов БУ 1 и подключены кразрядам 1-8 соответственно, выводыВ 25-27, 29-35, 01, 40 которой образуют группу 176 адресных выходовБУ 1 и подключены к разрядам 0-11соответственно. Выводы БУ 1 являютсявывод В 19 - выходом синхронизации,подключенным к шийе 177, выводВ 17 - выходом приема, подключеннымк шине 26, вывод В 18 - выходомзаписи, подключенным к шине 33,вывод В 21 - выходом отсутствия захвата, подключенным к шине 89, выводы В 22, 15, 12 и 13 образуют группувходов сигналов управления БУ 1 иподключены к шинам 178-181 соответственно.Устройство осуществляет приеминформации для заданного канала покомандам из процессора ЭВМ и передачу этой информации в соответствующие каналы обмена с ПчУ,обеспечивая их параллельную работу.Устройство выставляет в процессорсигналы состояний и сигнал ответа,а в особых случаях - байт текущегосостояния.БУ 1 перед началом работы устанавливается в исходное состояниепо шине 180 начальной установки, поокончании этого сигнала БУ 1 поддействием тактовых сигналов, поступающих по шинам 178 и 179, присту"пает к выполнению действий, определяемых микропрограммой, содержащейся в блоке 4 постоянной памяти. Принастройке или ремонте устройствана шину 181 подается сигнал "Захват", при его отсутствии БУ 1 вырабатывает сигнал на выводе В 21, который по шине 89 открывает группу 2элементов И. В результате адресныесигналы, которые формируются в БУ 1на группе 176 адресных выходов всоответствии с естественным развитием микропрограммы, поступают че-рез. группу 2 на адресную магист-раль 47.При наличии сигнала "Прием" навыводе В 17 он по шине 26 поступаетв коммутатор 5 данных, в результатечего группа 21 элементов И открывается, и данные иэ магистрали 25 поступают на группу 24 информационных входов-выходов БУ 1. Прк отсутствии сигнала "Прием" на шине 26 сигнал с выхода элемента НЕ 23 открывает группу 22 элементов И, в результате чего данные из БУ 1 поступают на магистраль 25 данных.При наличии сигнала "Синхро" на выводе В 19 БУ 1 он по шине 177 посту. пает на вход занесения регистра 9 направления обмена, в результатечего в нем оказывается содержимоеразрядов Д 5 и Д 7 магистрали 25 данных. Постоянные уровни сигналов"Ввод" и "Вывод" с выхода регистра 9по шинам 87 и 88 соответственно поступают в блок 10 дешифрации вводавывода. При наличии хотя бы одногоиз них срабатывает элемент ИЛИ 84,сигнал с которого поступает наэлемент И 85 и через элемент НЕ 86и шину 93 открывает дешифратор 11памяти. При наличии сигнала на шине89 срабатывает элемент И 85 и открывает дешифратор 83, который дешифрирует содержимое разрядов А 2-А 4адресной магистрали 47 к вырабатывает один из сигналов ПИ 1-ПИ 5 по ши-.нам 48, 34, 90-92, соответствующихсостояниям 000-100. Эти сигналы поступают в соответствующие блоки устройства при выполнении БУ 1 цикла ввода или вывода.Дешифратор 11 памяти открывается по шине 93 при отсутствии цикла ввода или вывода и дешифркрует содержимое разрядов А 9-А 11 адресной магистрали 47, вырабатывая один иэ пяти сигналов. При этом сигналы, соответствующие состояниям 000-011, с группы выходов дешифратора 11 поступают на группу входов выбора кристалла блока 4 постоянной памяти, а сигналы, соответствующие состояниям 100 и 101, - на управляющий вход блока 3.Блок 3 оперативной памяти осуществляет запись (или чтение) данных, поступающих по магистрали 25, по адресу, соответствующему содержимоиу разрядов АО-А 9 адресной магистрали 47, при налички сигнала на разрешающем входе. При этом, в случае наличия сигнала "Запись" на шине 33, который вырабатывает БУ 1 по выходу В 18, осуществляется запись, при его отсутствии - чтение.Блок 4 постоянной памяти осуществляет чтение данных (констант и7 12 микрокоманд) при наличии сигнала. "Прием" на шине 26 по адресу, соответствующему содержимому разрядов АО-А 8 адресной магистрали 47 и содержимому разрядов группы входов выбора кристалла. При этом данные с выхода блока 4 поступают на магистраль 25.В качестве примера рассмотрим подробнее работу устройства при выполнении микрокоманды чтения из оперативной памяти по заранее подготовленному адресу, В начале первого цикла БУ 1 вырабатывает сигнал "Синхро", который по шине 177 поступает в регистр 9, в результате чего в последнем оказывается кбд 00 (БУ 1 выставляет в разрядах Д 5 и Д 7 код 0). В этом случае блок 10 дешифрации ввода-вывода вырабатывает сигнал по шине 93, который открывает дешифратор 11 памяти. Затем БУ 1 выставляет на шинах 176 код адреса очередной микрокоманды и сигнал "Прием" на шине 26. При этом дешифратор 11 памяти вырабатывает сигнал, соответствующий одному из состояний 000-011, который пос-, тупает в блок 4 постоянной памяти. Последний осуществляет чтение по заданному адресу, и код микрокоманды по магистрали 25 данных поступает в БУ 1. Во втором цикле он приступает к выполнению этой микро- команды, которое начинается с выдачи нового сигнала "Синхро" и выставления "О" на разрядах Д 5 и Д 7 магистрали 25 данных. Затем выставляется сигнал "Прием" и подготовлен ный заранее адрес ячейки оперативной памяти (сигнал "Синхро" и код, выставляемый БУ 1 на магистрали 25 данных снимаются). Как и ранее, срабатывают блоки 10 и 11, причем формируется сигнал на управляющий вход блока 3 оперативной памяти. Последний осуществляет чтение (сигнал "Запись" отсутствует) и считанный байт по магистрали 25 поступает в ВУ 1. На этом выполнение микрокоманды заканчивается.Работа устройства начинаетсяс того, что процессор ЭВМ посылает сигнал "Вызов" по шине 77 и команду "Установить связь" (УС) код 0000 по магистрали 76, причем предварительно на информационной магистрали 43 выставляется код адреса устройства. Все указанные сигналы поступают55 После установления связи с выбранным устройством процессор ЭВМпо магистрали 76 может посылать сле.дующие команды:НУ - "Начальная установка",код 0001,ППБ - "Прицять первый байт",код 1000,06788 8в блок 8 выделения адреса устройства. При этом код команды УС декоди.руется дешифратором, собранным наэлементах 60, 62, 63 и НЕ 70-73,который вырабатывает сигнал на выходе элемента И 63 и только при наличии разрешающего сигнала "Вызов" нашине 77, Дешифратор адреса устройства выполнен на элементах НЕ 66-69, 10 И 54-57 и ИЛИ 65, причем сигнална выходе элемента И 57 появляетсяв том случае, когда на магистрали 43будет присутствовать один из кодов "12", "13" или "14" (в восьме ричной системе) - соответственносработает один из элементов И 5456. При наличии сигналов на выходахэлементов И 57 и 63 срабатываетэлемент И 58,. сигнал с выхода кото рого устанавливает в "1" триггер 53и поступает на шину 79. Высокий потенциал с выхода триггера 53 поступает на шину 80 и открывает элемент И 64, сигнал с выхода которого 25 поступает на шину 81 и через элемент 75 задержки на шину 82 (сигнал "Ответ" ), откуда далее он приходит в процессор ЭВМ. Высокий потенциал на выходе триггера 53 будет З 0 присутствовать до тех пор, покапроцессор не обратится к другимустройствам для сопряжения, т.е. непошлет сигнал "Вызов" и команду УСс адресами устройств, отличными отперечисленных выше. Тогда сигнал на 35выходе элемента И 57 будет отсутствовать, но появится сигнал на выходе элемента НЕ 74, так что сработает элемент И 59, который установит триггер 53 в "0".40При возникновении сигнала на шине 79 он поступает на вход занесения регистра 12 номера канала, такчто в него, заносится содержимое двух 45младших разрядов информационной магистрали 43 (в нашем случае коды00,01 или 10). Содержимое этого ре,гистра может измениться только втом случае, если блок 8 сформируетновый сигнал на шине 79.50120 9ПБ - "Принять байт", код 1001ПБП - "Принять байт последний",код 1010",ВС - "Выдать состояние", код 0100ВТС - "Выдать текущее состояние", код 1111.Каждая команда сопровождаетсясигналом "Вызов" по шине 77 (длякоманды ВС может быть выбран любойкод, отличный от кодов остальныхкоманд).При посылке из процессора команды НУ в блоке 8 срабатывает элемент И 61, сигнал с выхода которогопо шине 78 поступает в блок 15 дешиф.рации канальных команд. Так как одновременно возникает сигнал на шине 81, а. на входы дешифратора 130по шинам 114 поступает содержимоерегистра 12 номера канала, то наодном из выходов дешифратора 130формируется сигнал, в результатечего срабатывает один из элементов И 131-133, формируя один из сигналов НУ 1, НУ 2 или НУЗ соответственно. По шинам 137-139 этот сигналпоступает в блок 17 триггеров наединичные входы триггеров 146-148,останавливая один из них в состояние "1".При посылке из процессора команд НУ,ППБ,ПБили ПБПи наличии сигнала на шине 81 срабатывает дешифратор 123 в блоке 14, формируясигнал на одном из выходов состояний0001, 1000, 1001 или 1010. Черезэлемент ИЛИ 124 и шину 128 этотсигнал поступит в блок 15, и приналичии сигнала на одном из выходовдешифратора 130 сработает один из гэлементов И 134-136, формируя одиниз сигналов ТВ 1-БТВ соответственно.По шинам 44-46 этот сигнал поступит в блок 16 триггеров на единичные входы триггеров 140-142, устанавливая один из них в состояние"1". Кроме того, этот сигнал поступит в блок 7 приема данных навход занесения одного иэ регистров35-37, в результате чего в одномиз этих регистров зафиксируетсясодержимое информационной магистрали 43. Таким образом, еслипроцессор ЭВМ выставит информационный байт на магистрали 47 иодновременно пошлет команду типаПБ (ППБ, ПБ или ПБП) по магистрали76, то этот байт окажется в одномиз регистров 35-37. Кроме того,6788 10один из триггеров 140-142 окажется -в состояини "1", так что один иэсигналов ВР 1-ВРЗ с выхода этоготриггера поступит на шины 115-117и элементы И 143-145.БУ 1 после окончания начальнойустановки приступает к выполнениюмикропрограммы, хранящейся в блоке4 постоянной памяти. Прежде всего 1 О осуществляется начальная генерация,включающая в себя следующие действия:1. Гашение информационных выходовустройства во всех трех каналах.2. Проведение идентификациитипов подключенных устройств вывода(в нашем случае ПчУ).3. формирование управляющихсигналов соответственно интерфей О сам этих ПчУ с целью обеспеченияих нейтральной реакции до получения команд запуска из процессора ЭВМ.4. Формирование начальных констант в блоке 3 оперативной памяти(в том числе, константы синхроконтроля, контакт для исходных состояний различных счетчиков и т.п.).После завершения начальной генерации БУ 1 переходит в режим сканирования сигналов активизации каналов, заключающийся в анализесигналов ВР 1-ВРЗ. При активизацииодного из каналов БУ 1 переходитна обслуживание соответствующегоПчУ. Время обслуживания определяется константой синхронизации. Еслиза это время из ПчУ не поступаетсигнала об окончании операции, товновь опрашиваются ВР 1-ВРЗ. Еслик этому моменту времени активизирован второй канал, то приступают кобслуживанию второго ПчУ и т.д.Если же операция в устройстве вывода оканчивается до срабатываниясинхроконтроля, то вновь анализируется активизация того же самогоканала: из процессора ЭВМ за этовремя мог поступить следующий байт.Таким образом, если устройство 50 вывода оканчивает операцию выводаза время меньшее, чем константасинхроконтроля, то имеет место монопольный захват канала данньяиустройством вывода. В противном М случае, взаимодействие с процессором ЭВМ осуществляется мультиплексно по селекторным каналам иустройства вывода работают парал12067 10 15 20 25 30 35 40 45 50 55 лельно, как это и имеет место в случае ПчУ (средняя скорость выдачи байта иэ процессора обычно в 100-1000 раз превосходит скорость его печати при последовательномПчУ) .Рассмотрим этот процесс более подробно.Первой выполняется микрокоманда выборки сигналов активизации. Для этого в первом цикле БУ 1 выставляет на шинах 24 код 00010000 и формирует сигнал "Синхро". Так как сигнал "Прием" на шине 26 отсутствует, то код поступает на магистраль 25 данных и заносит "1" в младший разряд регистра 9 на правления обмена (как это описано вьппе). Во втором цикле БУ 1 формирует адрес 0003 (в восьмеричном коде) на шинах 176, который при наличии сигнала на шине 89 (при нашем рассмотрении этот сигнал присутствует всегда) поступит на адресную магистраль 47. В этом случае блок 10 дешифрации ввода- вывода вырабатывает сигнал ПИ 1, который по шине 48 поступит в блок 7 приема данных, При наличии сигнала ".Прием" на шине 26, сформированного к этому моменту БУ 1, элемент И 42 срабатывает и открывает дешиФратор 41, На адресные входы последнего поступает код 11, так что сигнал с его выхода по шине 52 поступит в блоки 16 и 17, открывая элементы И 143-145, 149-151 и обеспечивая тем самым выдачу сигналов ВР 1-ВРЗ и НУ 1-НУЗ в магистраль 25 данных. Пусть перед этим процессор ЭВМ послал команды УС (с вторым каналом).и НУ. Тогда триггеры 141- 147 находятся в состоянии "1", вырабатываются сигналы НУ 2 и ВР 2 и в магистрали 25 данных окажется код 00010010. Этот код через коммутатор 5 данных поступит в БУ 1 и запомнится в нем (все вспомогательные циклы, в том числе и осуществляющие выборку кода следующей микрокоманды, здесь и далее опущены).Последующими микрокомандами в БУ 1 производится анализ поступившего кода, в результате чего выясняется, что необходимо выдать управляющий сигнал начальной установки во второе устройство вывода (ПчУ 2). Пусть код этого управляющегр сигнала сформирован ранее в 8812процессе начальной генерации и хранится в блоке 3 оперативной памятипо адресу 0533 (в восьмерияномкоде).Тогда первой микрокомандойэтот код извлекается из памяти ннаправляется в БУ 1. Для этого впервом цикле БУ 1 выставляет нашинах 24 код 000000000 и формирует сигнал "Синхро", причем сигнал "Прием" отсутствует. Это приводит к тому, что в регистр 9заносится код 00. Во втором циклеБУ 1 на шинах 176 формирует адрес4533, который поступает в адреснуюмагистраль 47. Так как содержимоерегистра 9 есть 00, то сигнал навыходе элемента ИЛИ 84 отсутствует,но присутствует на выходе элемента НЕ 86. Этот сигнал разрешаетработу дешифратора 11 памяти,на адресные входы которого поступает код 100. В этом случае сигналс выхода дешифратора 11 поступаетна разрешающий вход блока 3 оперативной памяти, на адресные входыкоторого поступает адрес 0533,Так как сигнал "Запись" в БУ 1 невырабатывается, то в блоке 3 осуществляется считывание заранее подготовленного управляющего сигнала,который по магистрали 25 данныхпоступает на коммутатор 5. Так какБУ 1 вырабатывает в этот моментсигнал "Прием", то код из магистрали 25 по шинам 24 поступает в БУ 1и запоминается в нем,- Второй микрокомандой этот кодпосылается в ПчУ 2. Для этого в первом цикле в регистр 9 направленийзаносится код 10 (аналогично описанному вьппе), во втором же цикле БУ 1выставляет на адресной магистрали47 восьмеричный код 0011 и не формирует сигнала "Прием", так чтокод управляющего сигнала выставляется на магистрали 25 данных (БУ 1выставляет его на шинах 24). Вблоке 10 дешифрации ввода-выводасрабатывает элемент И 85 и разрешает работу дешифратора 83, наадресные входы которого поступаеткод 010. Сигнал ПИЗ с его выходапо шине 90 разрешает работу дешифратора 172 в блоке 20, на адресныйвход которого поступает код 01.Сигнал с его выхода поступает навход занесенияфрегистра 170, врезультате чего в.последнем оказы13 51 О15 20 вается код управляющего сигнала. Этот код через группу 174 выходов поступает в ПчУ 2 и вызывает в нем начальную установку.Аналогичным образом будет выполняться начальная установка по первому и третьему каналу, причем код управляющего сигнала будет поступать в регистр 169 или 171 и через группу 173 или 175 выходов вызовет начальную установку соответственно в ПчУ 1 или ПчУЗ.Окончание начальной установки в ПчУ 2 определяется БУ 1 по получению сигнала готовности от устрой. ства вывода. Для этого первой мик, рокомандой,опрашивается ПчУ 2: в первом цикле, как и ранее, в регистр 9 направления обмена заносится код 01. Во втором цикле БУ 1 формирует сигнал "Прием" и адрес 0015, в результате чего дешифратор 83 вырабатывает сигнал ПИ 4, который по шине 91 поступает в мультиплексор 19 сигналов состояний. Дешифратор 165, на адресные входы которого поступает код 01, открывается и вырабатывает сигнал,.разрешающий прохождение сигналов состояний от Пчу 2 через группу 167 входов - группу 163 элементов И - магистраль 25 данных в БУ 1. Дальнейшими микрокомандами БУ 1 анализирует полученный сигнал, и в случае, если начальная установ ка в ПчУ 2 не окончена, вновь повторяется опрос ПчУ 2 и анализ полученного сигнала. Так продолжается до тех пор, пока процесс начальной установки в ПчУ 2 не окончится, после чего БУ 1 переходит к выполнению следующей команды процессора ЭВМ.Отметим, что предварительно сбрасываются триггера 141 и 147 в блоках 16 и 17 с помощью микрокоманды приема информации от процессора, хотя никакой информации в данном случае БУ 1 не принимает. Аналогичным образом будут опрашиваться ПчУ 1 или ПчУЗ, причем код сигнала состояния будет поступать из них в магистраль 25 через группу 166 входов и группу 162 элементов И или через группу 168 входов и группу 164 элементов И при наличии соответствующего адреса на адресных входах дешифратора 120678814 165. Так обстоит дело при работе одного канала вывода.Рассмотрим подробнее одновременную работу двух каналов при обработке команд ПБ иэ процессора (пусть это будут первый и третий каналы).Вначале процессор устанавливает связь с устройством по первому каналу, для чего выставляет код "12" на информационной магистрали 43, посылает сигнал "Вызов" по шине 77 и команду УС по магистрали 76. Срабатывает блок 1 О выделения адреса устройства, триггер 53 устанавли,вается в состояние "1" и вырабатываются сигналы на шинах 79-82. Под воздействием этих сигналов в регистр 12 номера канала заносится код 00 и начинает работу блок 13 дешифрации состояний. Высокий потенциал на шине 80 разрешает работу дешифратору94, на информационные входы которогопо шинам 114 поступает код 00 из регистра 12. Дешифратор срабатывает исигнал с его выхода открывает элементы И 99, 100, 105 и 106. Так каксигнал на шине 118 отсутствует, тодва последних элемента не срабатывают. Сигнал ВР 1 на шине 115 такжеотсутствует, поэтому срабатываетэлемент 100 И (от сигнала с элемента НЕ 111), сигнал с выхода которого через элемент ИЛИ 98 поступаетна Э-вход триггера 86. На С-вход этого триггера одновременно поступаетсигнал "Вызов" по шине 77, такчто по переднему фронту этого сигнала в триггер 96 заносится "1". Врезультате сигнал КВ (Команда выпол иена) с выхода триггера 96 по шине122 поступает в блок 14 формирования сигналов на элемент И 126, который открыт сигналом по шине 81. Сигнал с выхода последнего поступает 45на второй разряд магистрали состояния и воспринимается процессоромЭВМ при наличии сигнала "Ответ" вкачестве реакции устройства, котороеможет вырабатывать коды следующих 50 состояний:код 000 - состояние "Авария";код 001 - состояние КВП (Командавыполняется);код 010 - состояние КВ (Команда55 выполнена) ,код 111 - состояние КВТС (Команда выполнена, есть текущее состояние).