Патенты с меткой «запоминающим»

Номер патента: 182414

Опубликовано: 01.01.1966

Авторы: Институт, Электрометрии

МПК: G06F 17/15

Метки: барабане, запоминающим, коррелятор, магнитном, устройством, цифровой

...отсчета барабана на шине 2 подсоединен к импульсным входам ключей 3 и 4. Потенциальный вход ключа 3 соединен с единичным выходом триггера 5, а потенциальный вход ключа 4 - с нулевым выходом триггера 5. На единичный вход триггера 5 подключен через дифференцирующую КС-цепочку нулевой выход триггера 6, на нулевой вход - выход потенциального усилителя-инвертора 7, также подсоединенного к нулевому выходу триггера 6. Этот же потенциальный выход 8 подсоединен к нулевому входу триггера 9, а также к единичным выходам триггеров 10 и 11 (см. фиг, 2), Единичный вход триггера 9 через дифференцирующую КС-цепочку соединен с выходом одновибратор задержи:л,2, на вход которого также через КС-дифференциатор подключен нулевой выход 13 триггера...

Номер патента: 202585

Опубликовано: 01.01.1967

Автор: Литовченко

МПК: G11C 11/06

Метки: блоком, запоминающим, полных, токах

...вторичный выбор данного адреса (направления).25 Этого же эффекта можно добиться, не изменяя числа витков распределительных обмоток, а понизив длительности импульсов,проходящих по тактовым обмоткам.Устройство управления ЗУ на полных то 30 ках работает следующим образом,Пусть в сердечнике и+1 записана 1 током, проходящим по шине установки (на чертеже не показана). Управляющий импульс, поступающий на вход 2 формирователя тока считывания, вызывает его срабатывание. Ток формирователя проходит по первой тактовой обмотке 9, подтверждая состояние О в сердечниках 17, 19, , и переводит в состояние 1 сердечник 15 по обмотке переключения 11 и через распределительную обмотку 12 сердечника и + 1 и диод 18 проходит в выбранное число матрицы...

Номер патента: 238595

Опубликовано: 01.01.1969

Автор: Иванов

МПК: H03K 9/04

Метки: детектор, запоминающим, импульсно-фазовый

...напряжения, выделяющаяся на конденсаторе 8, не изменяется.,В случае нарушения синфазяого состояния, например в силу ухода частоты ведущего генератора, соотношение между временем заряда и временем разряда изменяется. В результате этого изменяются постояиная составляюРедактор Е. Г. М аказ 2162/2 Тираж 480 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Центр, пр. Серова, д. 4 ипография, пр. Сапунова, 2 щая управляющего напряжения, значение емкости управляющего элемента и частота меспного генератора приводится к ноевому значению частоты ведущего генератора.При отсутствии импульса на входе схемы транзистор 1 оказывается закрытым, поэтому напряжение на коллекторах транзисторов 2 и 3...

Номер патента: 386441

Опубликовано: 01.01.1973

Автор: Шведов

МПК: G11C 5/05, G11C 7/00

Метки: блоком, запоминающим

...сердечники в состояние, близкое к единице. При правильной работе коммутатора сердечники 20, 24, и - 1 под действием токов помех при распределении тока подготовки и тока считывания перемагничиваются на величину до 1,8 - 1,9 Вг. Распределительный импульс тока считывания в выбранной цепи блока 12 имеет минимальную длительность переднего фронта, так как индуктивное сопротивление обмотки 11 сердечника 16 минимально в связи с тем, что сер 5 10 15 20 25 30 35 40 45 50 55 60 65 дечник 16 током подготовки намагничен глубоко по пологой части петли гистерезиса.По окончании тока подготовки и тока считывания срабатывает формирователь 5 и импульс тока записи проходит по распределительной обмотке 13 сердечника 17, диоду 9, по выбранной обмотке записи...

Номер патента: 585496

Опубликовано: 25.12.1977

Авторы: Абрамова, Кошелев, Островская

МПК: G06F 13/00

Метки: ассоциативным, запоминающим, устройством

...10 занятости строк, элемента И 11, приоритетной схемы опроса 12, элемента И 13.Устройство 9 определения соответствия свободной строки состоит из регистра 14 соответствия, ряда элементов И 15 по одному на каждый триггер соответствия, двух элементов Иб 10 1 б 9( 16, 17 на обоих плечах каждого триггера, двух элементов ИЛИ 18 и 19,Система для управления ассоциатн.- ным запоминающим устройством работает следующим образом.Информация для каждой строки буферного эапоминакщего блока считывается из основного запоминающего устройства 1 целой строкой. В блоке ассоциативных регистров 4 запоминаются адреса строк основного запоминающего устройства с информациея, 4 инаемой в,буферном запомннакщем блоке 3. Адреса строк ассоцна"тивных регистров состоят...

Номер патента: 773722

Опубликовано: 23.10.1980

Автор: Перельмутер

МПК: G06F 9/00, G11C 7/00

Метки: блок, запоминающим, устройством

...целесообразно 25 выполнить в виде резистора.На чертеже представлена структур.ная схема блока для управления запоминающим устройством.Блок содержит элемент 1 задержки 30 с выходами 2, 3, 4 и 8, триггеры6 и 7. Выходы 2 и 4 элемента 1 задержки соединены с входами 8 и 9 установки триггеров 6 и 7, выходы 3 и 5 элемента 1 задер:хки соединены со входами 10 и 11 сброса те. же триггеров 6 и 7. Информационные входы 12 и 13 триггеров 6 и 7 соединены с шиной 14 нулевого потенциала, а входы 15 и 16 синхронизации триггеров 6 и 7 объединены между собой и соединены через резистор 17 с выходом источника питания (на чертеже не показан).Рассмотрим работу блока.При включении питания положительный фронт питающего напряжения + Е через...

Номер патента: 1083196

Опубликовано: 30.03.1984

Автор: Кипецкий

МПК: G06F 13/06

Метки: запоминающим, процессора, связи, устройством

...устройства.Устройство работает следующим образом.Адресные выходы. запоминающего устройства (ЗУ 11 разделены на три группы 12, 13 и 14. Первая группа 13 адресных выходов устройства подключена к регистру 3 массива, разрядность которого определяет количество массивов, содержащихся в ЗУ. Вторая группа 14 адресных выходов устройства представляет собой выходы реверсивного счетчика б и адресует ячейки подмассива информации,относящиеся к определенному значению адреса. Обьем подмассива определяется разрядностью щ счетчика и составляет 2 ячеек памяти, сформированных проФцессором. Третья группа адресных входов запоминающего устройства 11 подключена к адресной шине процессора 10, которая адресует 2 к ячеекпамяти, принадлежащих определенномумассиву...

Номер патента: 1520591

Опубликовано: 07.11.1989

Автор: Ермолин

МПК: G11C 7/12

Метки: запоминающим, одноразрядным, сердечниках, устройством, ферритовых

..."Запись О". По заднему фронту тактового импульса 9 происходиттакже переключение счетчика 2 в состояние 1 . Значение сигналов нал л 55входах элемента 6 сравнения не совпадает и на его выходе запрещающийсигнал. Поэтому второй тактовый имулье с входя О через злам:.л( 5 яепроходитВ следующем цикле обращения тактовый импульс ня входе 9 приводит кпоявлению сигнала Запись 1 ня выходе 8, так как разрешение поступаетс инверсного входа счетчикаи т.д.В четвертом цикле обращения импульсна входе 9 приводит к появлению снг"наля "Запись 1" на выходе 8 н переключает счетчик в "0", В регистр 1также записывается "О". Поэтому навыходе элемента 6 йоянляется разрешающий потенциал. который позволяетимпульсу с входа 10 пройти через элемент 5. В...

Номер патента: 1531103

Опубликовано: 23.12.1989

Авторы: Терзян, Туманова, Чахоян

МПК: G06F 13/00

Метки: внешним, запоминающим, между, оперативной, памятью, сопряжения, устройством, эвм

...селекторов, с выхода модифицируется содержимое счетчика5 адреса и в ВЗУ записывается второеслово, считанное из ОП. Циклы чтениеОП - запись ВЗУ повторяются до техпор, пока содержимое счетчика 2 ин 10 15 20 25 30 Формации, производящего счет на уменьшение, не будет равно нулю. Сигнал окончания обмена с выхода счетчика 2 информации гоступает на вход 14 регистра 40, сбрасывает сигнал подтверждения запроса и, если разряд разрешения прерывания регистра 3 состояния установлен в единичный логический уровень, Формирует сигнал запроса прерывания.С установкой сигнала подтверждения запроса (выход 17 регистра 40) в нулевой логический уровень одновибратора 41 останавливается, разряд готовности регистра 3 состояния устанавливается в единичный уровень,...

Номер патента: 1403862

Опубликовано: 20.04.2000

Авторы: Борисенков, Комарченко, Лопатин, Матвеев, Плотников, Щекин

МПК: G06F 15/00

Метки: динамического, запоминающим, микроэвм, типа, устройством

МикроЭВМ с запоминающим устройством динамического типа, содержащая процессор, устройство сопряжения, устройство управления синхронизацией и оперативное запоминающее устройство, причем устройство управления синхронизацией содержит JK-триггер, два мультиплексора и три элемента И-НЕ, выход первого элемента И-НЕ соединен с первым входом второго элемента И-НЕ, стробирующий вход первого и с первого по третий разряды первого информационного входа второго мультиплексоров подключены к шине нулевого потенциала микроЭВМ, вход установки в "0", синхровход и K-вход JK-триггера соединены соответственно с выходом установки ответа ошибки, выходом внутренней фазы и выходом счетного режима устройства...