Патенты с меткой «процессор»

Номер патента: 607222

Опубликовано: 15.05.1978

Авторы: Барбакова, Игнатьев, Кисельников, Мясников, Торгашев

МПК: G06F 15/00

Метки: процессор

...системы"начальные байты;операндов, содержащие их характеристики, в частности - указания на вид операндов.Виды операндов, как и обобщенный 10 код операции, поступают в блок 4, который модифицирует обобщенный код операции видов Ьперандов, Формируя тем самым конкретный код операции.Эта модификация может выполняться, в ц частности, как слияние обобщенного кода операции и вида, операндов.,Сформированный код операции поступает в блок 5, где используется в, ка- Я четсве ассоциативного признака для поиска адреса микропрограммы операции.Найденный адрес подается в блок 6. Микропрограмма из блока б поступает в блок 3, который осуществляет управ ление Работой блока 1. Блок 2 осуществляет в ходе выполнения микропрограммы хранение операндов,...

Номер патента: 608160

Опубликовано: 25.05.1978

Авторы: Абрамова, Кошелев, Островская

МПК: G06F 15/00

Метки: процессор, центральный

...операций с плавающей запятой. Блок сложения, вычитания и логических опера60860 ций предназначен для выполнения операций сложения, вычитания и логических операций, Блок умножения предназначен для выполнения операций умножения. Блок деления предназначен для выполнения операций деления. Блок управления, анализируя команду в буферном запоминающем устройстве 8, определяет тип блока, на котором должна выполняться ко.манда, формирует запросы за операндами к блоку 4 регистров и к буферному запоминаю.щему устройству 6 операндов, а также определяет готовность передачи команды на исполнение в нужный блок арифметического устройства. Каждый из специализированных блоков 10, 1, 2, 3, 14 имеет свой блок микропрограммного управления, который по...

Номер патента: 475897

Опубликовано: 05.10.1978

Авторы: Антонов, Егорычева, Жуков-Емельянов, Климов, Королева, Коханов, Левин, Михайлов, Папилина, Пебарт, Попова, Почечуев, Пряхин, Храмцов, Шульгин

МПК: G06F 15/00

Метки: вычислительной, процессор, системы, цифровой

...таб лицы накапливаются (суммируются логически) в зоне С, а если правильно, то неинвертированные диагностические таблицы накапливаются в зоне С,При неустойчивых неисправностях в основном используется только зона С (С - 10как вспомогательная информация по усмотрению оператора), Для устойчивых неисправностей необходимо находить лополнительное пересечение зон С и С. Это делают либо визуально, либо путем вывода содер жимого зоны С на перфокарты и репродукцией на эти перфокарты солержимого зоны С, Пульт оператора чожет содержать переключатель управления выводом этих зон. Для ввода в зону С и Св блоке диагностики предусмотрена специальная схема коррекции канальной программы в зависимости от удачного или неудачного прохожления теста локализации...

Номер патента: 633021

Опубликовано: 15.11.1978

Автор: Фридман

МПК: G06F 17/00, G06F 9/22

Метки: микропрограммный, процессор

...симвоцов данных, блок синхронизации 7, ффбцок 8 управление памятью, а блок анапиза и подсчета символов содержит схемусравнения 9, эаемент И 10, счетчик 11,узел формирования управляющих сигнапов 12.Работает процессор следующим образом.Связанный с блоком микропрограммного управпения 1 узел 12 формирует все сигналы, необходимые для выполнения операции анализа и подсчета символов, Команда подсчета символов выполнена на базе команды сдвига и при выполнении испопьзует все управпяющие сигналы, вырабатываемые командой сдвига. При выпопнении команды подсчета символов, анализируемая информация находится в арифметикологическом блоке 3, а код искомого символа засылается в схему сравнения 9, Анализ символа осуществляется путем сравнения кода...

Номер патента: 637829

Опубликовано: 15.12.1978

Авторы: Илясов, Лукьянов, Любушкин

МПК: G06G 7/48

Метки: аналоговый, многослойный, процессор

...к первому входу к-го операционного усилителявторой вход которого подключен к выходу (к)-й решающей сетке резисторов, второй вход (к+1)-го оjерационного усилителя соединен с выходом(к+1)-го блока нелинейности.На чертеже представлено описываемое устройство,Око состоит из О решающих сетокрезисторов 1, в качестве которых можно использовать сетки Либмана, имеющих входные 2 и выходные 3 клеммы,подключенные к узлам решающих сеток,операционные усилители 4 с блокаминелинейности 5, соединяющие решающиецепи друг с другом и измерительногоблока 6, входы 7 которого подключенык выходам 3 решающих сеток 1Тираж 784 Государственного комите по делам изобре 113035, Москва, Ж, Подписноевета Министрои открытийая наб., д. 4 та Соенийаушск илиал ППП...

Номер патента: 656066

Опубликовано: 05.04.1979

Авторы: Долкарт, Пурэ, Степанов

МПК: G06F 15/00

Метки: восстановлением, микропрограммный, процессор, сбоях

...6 управляет блоком сопряжения спамятью 1 и арифметическо-логическим блоком 12, один из входов которого соединен с регистром операнда блока регистров 2, а ко второму входу может быть подключен любой регистр блока регистров 2 с помощью коммутатора выдачи 11. Номер подключаемого регистраопределяется полем выдачи 7 регистра микрокоманды 5.Обработанная в арифметическо-логическом блоке 12 информация может быть 50 передана в любой регистр блока регистров2, номер которого определяется полем номера приема 8 регистра микрокоманды 5.Адресное поле 9 определяет адрес следующей микрокоманды и передается в регистр адреса микрокоманды 10, который управляет выборкой информации из памяти микрокоманд 4. Регистр адреса повтора 18 хранит адрес предыдущей...

Номер патента: 664173

Опубликовано: 25.05.1979

Авторы: Долкарт, Крамфус, Пурэ, Степанов

МПК: G06F 15/00

Метки: микропрограммный, процессор

...своесодержимое на единицу после выполне"ния каждой команды. Команды переходов могут полностью менять содержимое счетчика 3 команд.Работой операционного блока 1 управляет блок 4 микропрограммного уп"равления, который считывает текущие 15микрокоманды иэ постоянной памяти 5.Коммутатор б адреса передает адресвыбираемой микрокоманды из блока 4микропрограммного управления на входпостоянной памяти 5,Поскольку програмьк операционнойсистемы являются в отличие от программ пользоьателей постоянными, тоони могут быть записаны в постояннойпамяти 5. При этом ускоряется их выполнение и разгружается оперативнаяпамять, что особенно важно для многопроцессорных систем.Работа процессора при выполнениипрограмм операционной системы производится следующим...

Номер патента: 670935

Опубликовано: 30.06.1979

Авторы: Гущенсков, Запольский, Лопато, Мойса, Пыхтин, Реморова, Самарский, Смирнов, Шкляр

МПК: G06F 15/00

Метки: процессор

...адрес передается через блок 14 без изменения. Одновременно блок 15 организует передачу смещения из буферного блока 1 на выход местной памяти 4, откуда смещение подается на коммутатор 9. На коммутатор 8 подается база, считанная из регистров общего назначения в местной памяти 4, Адрес базового регистра поступает в блок 2 из буферного блока 1.Двухбайтный арифметико-логический блок 12 производит обработку входных операндов. По сигналу адресной арифметики, поступающему из блока 15, на выходе арифметико-логического блока 12 формируется окончательный результат, т. е. базированный адрес второго операнда, поступающий через блок 13 в блок 15.Информация из оперативной памяти 10 через блок 13 поступает в буферный блок 1, где стробируется в...

Номер патента: 682890

Опубликовано: 30.08.1979

Авторы: Иванов, Исаева, Моргунов

МПК: G06F 3/04

Метки: процессор, связи

...При достижении счетчиком 6 нуля дешифратор 7 выдает сигнал об окончании сдвигов на вход. блока 1, который прекращает .выполнение сдвигов иосуществляет пересылку результата:из. регистра 9 в блок 5.Формирование адреса обращения в:.блок4 осуществляется в арифметическом: блоке 3. Адрес блока 4.с выхода арифметического 1 О блока 3 через регистр 9 записывается в регистр 8, с. выхода которого выдается на блок 4.Для .выполнения .программ кодированияи декодирования циклических кодов в устройстве предусматривается . операция. деления полиномов. При выполнении этой операции из одного из регистров блока 5, указанного в команде, выбирается информационная последовательность, котораячерез арифметический блок 3 помещается сначала в регистр 9,...

Номер патента: 684550

Опубликовано: 05.09.1979

Авторы: Вышинский, Глушков, Иваськов, Рабинович

МПК: G06F 15/00, G06F 17/16

Метки: процессор, специализированный

...9 (число а 1 вычитается изчясла 1г . Полученная на его выходе раз 30ность записывается в регистр 7 с последующей( перезаписью в регистр 4.Проведенные преобразования соответствуют представлению исходной квадратнойматрицы в следующем виде:35 с 4 (ог - с 14) 41а-(о 1" 1 г а 42 О О+АО а- Д",а 41 1 Й 11 45 Нартнойих стр 50 Этой матрице ставится в соответствие действительное число, отвечающее матр иц Р 1 ) Р 2п 2 ) ( Р 1 21 1) Ы 2 Х 11 ЗЙ аа, а -с 2 О(а г)5й 11 О(с"г 2 1) Как уже отмечалось, матрица евмеияется действительным числом этом кончается первый цикл ствнд операции "свертывания двух верхи матрицы МДальнейшее преобразование мвт связано с использованием матрицы Этй ) 1 Т(И Ц(1 ПО.1 У ОН 1 т )К, 1 Ев ( СС=(И Л(- вого столбца В)ят...

Номер патента: 691111

Опубликовано: 05.10.1979

Авторы: Джеймс, Ричард

МПК: G06F 9/16

Метки: микропрограммный, процессор

...битам "14" и "15" развет.вляющегося управляющего слова. Кроме того, ониуправляют мультиплексором 4 для многократнойпередачи сигналов к блоку 1. Биты "8", "9" иБит "11" обозначает гашение счетчика 8 и используется блоком переключения 7 для восста.тновления адреса блока памяти 5.Биты "0", "1", "12" и "13" операционногоуправляющего слова не используются. 5Управляюшее слово ввода-вывода используется для управления выполнением микропрограммы обращения блока 1 к блоку памяти 2,Биты "14" и "15" этого слова (фиг.4 в) аналогйчны битам "14 и "15" разветвляющегося иоперационного управляющих слов. Биты от "0"до "5" определяют источник адреса блока па.мяти 2, причем биты от "О до "2" являютсябитами непосредственной адресации от мульти.плексора 4 для...

Номер патента: 691858

Опубликовано: 15.10.1979

Авторы: Галуза, Кузнецов, Мосцеев, Новицкий

МПК: G06F 15/00

Метки: процессор

...М с дешифратора 5, а с выхода регистра 7- сигналами дешифратора 6 через элементы И 19, Поскольку селектором -мультиплексором 13 управляют дешифраторы 5 и 6, то чтобы исключить одновременное .25 подключение двух шин, дешифраторы включаются в разное время, При этом после включения первого (по времени) дешифратора; регистр 7 сохраняет выбранный операнд на время выполнения команды.30В команде пересылки КОПЗ содержимое второго слова команды (константа) с входа 23 через селектор-мультиплексор 13 и регистр 7 вводится по сигналам с дешифратора 6 адресата, в соответствии с АР поля 4 регистар 1 команд.35Прием операнда из аапоминающего устройства (на чертеже не показано) и ввод в запоминающее устройство проиэводится рассмотренными командами...

Номер патента: 691859

Опубликовано: 15.10.1979

Авторы: Беляева, Кондратьев

МПК: G06F 15/00

Метки: процессор

...9 памяти ключей защиты, что исклю чает проблемы, связанные с приведением в соответствие объема основной памяти и памяти ключей зашиты при создании многомашинной системы с общим полем памяти. Так как быстродействие памяти ключей защиты выше,чем оперативной памяти, используется общий интерфейс (шины считывания, записи, адреса) для основной памяти и памяти ключей защиты (ПКЗ), При обращении к блоку 1 БОУ 13 выдается адрес с выхода 20 и через узел 17 управления в блок 1 выдаются управляющие сигналы чтение" и тип памяти. Сигнал чтение сбрасывает регистры 2 считывания всех блоков 1 и запускает один из блоков 1 и 9, В нашем примере время цикла блока 9 принято в 4 раза меныие, чем время цикла основной памяти, поэтому информацяФ из ПКЗ...

Номер патента: 696468

Опубликовано: 05.11.1979

Авторы: Гейзе, Казаков, Касперович, Перекатов

МПК: G06F 15/00

Метки: данных, процессор, телеобработки

...способа передачи, используемогопри работе с данной линией, заноситсялибо величина приянтого тайм-аута, принятая при старт-стопном способе передачи, либо служебная комбинация, спецсимвол СИН, принятая при работе с внешним устройством, подсоединяемым к процессору при помоши данной линии присинхронном способе передачи,Обслуживание очередной линии начинается с формирования; ее номера в счетегчике номера линии 12, по содержимомукоторого в буферный регистр управляющих слов 5 и буфер констант 15 черезкоммутаторы 14 и 4 из памяти управляю-.щих слов 3 и памяти констант 13 считывается УСЛ и константа данной линии.Одновременно к блоку управления 6 черезвходной 8 и выходной 7 регистры, коммутатор линий 9 и адаптер 10 подключаются цепи стыка...

Номер патента: 703821

Опубликовано: 15.12.1979

Авторы: Волошина, Востриков, Гулида

МПК: G06F 17/14

Метки: процессор, специализированный

...входами оперативного запоминающем1 еУ 1 1=о,1 - -1го устройства и постоянного запоминаюЪгде . - взаимный спектр, щего устройства, а также вычислительноеи- спектры процессов устройство быстрого преобразования фурье,г ЯХ) и У()вход-выход которого соединен с входом - адрес коэффициентов. выходом оперативного запоминающего устВыборки спектра С Ху дополняются ройства, и первый вход- с выходом пос(. Улями до М значения"и обрабать,"ваю, тониного запоминающего Устройства, ися по алгоритму обратного БПф устройство вывода, первый. выход котороВ Результате вычисления обратного го явдяется выходом процессора, а втоБПф накапщваются выборки корреляци рой выход соединен с входом устройстваонной функции в комплексной форме, . управления, о т л ич а ю щ...

Номер патента: 705452

Опубликовано: 25.12.1979

Авторы: Андрущенко, Барбаш, Тимонькин, Ткаченко, Фомин, Харченко

МПК: G06F 15/00, G06F 9/22

Метки: микропрограммный, процессор

...процессора подсчитывает число микрокоманд, выполняемыхв цикле выборки и в цикле исполненидкоманды и сравнивает его с заданным.10 При несовпадении фиксируется сбой,Микропрограммы могут содержатьпостоянное число микрокоманд и переменное. Количество микрокоманд в микропрограммах с переменными частями5 зависит от порядка поступления (проверки) и значений логических условий,Контроль микропрограмм, с постоянным числом микрокоманд.При выполнении микрокоманд, формирующих сигналы на первом и второмвыходах операционного блока 1, второй элемент И 5 закрыт и адресноеполе регистра 8 свободно. В эти моменты времени адрес следующей микрокоманды определяется не содержимымадресного поля регистра 8 микрокоманд, а содержимым регистра кодаоперации...

Номер патента: 711593

Опубликовано: 25.01.1980

Автор: Дауров

МПК: G06J 3/00

Метки: процессор, управляющий

...с управляющими входами дополнительных коммутаторов 7,с коммутатором входных сигналов 1.и с цифровым запоминающим блоком 3.Работа управляющего процессораорганизована следующим образом.Б переменных Н УИ с выхода объекта, управленияи М управляющих воздействий Ц Оц с выхода управляющегопроцессора подается на вход коммутатора входных сигналов 1, образуямножество входных переменных управляющего процессора, Коммутатор5 входных сигналов 1 последовательноподключает входные переменные нааналоговый вход преобразователякода в напряжение 2 (вход опорного напряжения), на цифровой вход1 О преобразователя кода в напряжение2 подаются постоянные числа матрицы1 Я 1, р И) 1 из цифрового запоминающего блока 3, В результате.преобразования на выходе...

Номер патента: 717773

Опубликовано: 25.02.1980

Авторы: Долкарт, Пурэ, Степанов

МПК: G06F 15/00

Метки: микропрограммный, процессор

...регистра 7 и управление его младшими разрядами входами выборе блока постоянной памяти 2 позволяет легко оргале низовать работу без потери быстродейсти- вия памяти с ветвлениями по результатуля- выполнения текущей микрокоманды.ей4 ОВремя выбора блока в цолупроводникое вых постоянных памятях вдвое меньшет времени выбора по адресным выходам.ей, Микрокоманды с ветвлением по текущемурезультату составляют 20% от общегота- числа микрокоманд процессора. ПоэтомуИувеличение быстродействия практическиин составляет 10%. по результатам выполнения т"екающих микроком анд.Поставленная цель достигается тем,что микропрограммный процессор содержит второй элемент И, первый вход котрого соединен с третьим выходом блокауправления, второй вход второго...

Номер патента: 723581

Опубликовано: 25.03.1980

Авторы: Балашов, Водяхо, Негода, Плюснин, Прянишников, Пузанков, Цуканов, Шаляпин

МПК: G06F 17/10, G06F 19/00

Метки: процессор, специализированный

...мантиссыпродолжается до равенства порядкааргумента нулю. Разряды мантиссы,соответствующие целой части аргуменщо та, хранятся в дополнительных разрядах входного регистра 1 и проверяются затем на равенство нулю(услоние а(,)В случае присутстнияненулевых битов из запоминающегоустройства 4 выбирается значение Г723581 000 001 010 011 100 101 110 П р и м е ч а н и е. + означает наличие на выходе сдвигателя3 значения К-го разряда входного регистра 1,ЕП )( =ЕИ М +Р С 2кИмеет место равенствоЕП М-Е) тй,где 0 2 с,1;Мх,(6)(8) При Рх (О необходимый сдвиг всей мантиссы аргумента вправо не происходит, а с помощью сдвигателя 3 вправо сдвигаются лишь старшие 5 разрядов мантиссы,где 5 - число адресных входов запоминающего устройстКод, получаемый на...

Номер патента: 731440

Опубликовано: 30.04.1980

Авторы: Нестеренко, Новиков, Супрун

МПК: G06F 15/00

Метки: вычислительной, процессор, цифровой

...относительно адреса команды в командном слове в качестве адреса операнда, относительно которого производится модификация, указывается 3 731440гической. (например, АН илц ЙН) лля формирования перехода и комацдь 1 безусловной передачи управления по данному адресу (например ВА 1.В), Кроме этого, в данном вычислительном устройстве достаточно сложно осуществить отсылку адреса команды в любую ячейкуи:;мяти на храпение. а также использовать адрес команды в качестве одного из операцдоварифметической или логической команды дляформирования адреса числа, т.е. осуществить 1 Омодификацию адреса числа относительно адреса команды,Целью изобретения является повышениебыстродействия и расширение функциональныхвозможностей устройства, 15Поставленная...

Номер патента: 734705

Опубликовано: 15.05.1980

Авторы: Балашов, Водяхо, Негода, Пузанков, Шаляпин

МПК: G06F 17/10, G06F 19/00

Метки: процессор, специализированный

...- функция от дробной частиХ Харгумента.Т. е. для вычисления функции е в указанном диапазоне необходимо выдлить45 целую часть аргумента, вычислить функции от обеих частей аргумента и затем перемножить полученные значения.Действия по приведению аргумента начинаются после поступления на входной регистр 4 мантиссы аргумента йх на счетчик 1 порядка аргумента Рх и в блок 9 управления признака функции. По признаку функции блок 9 управления настраивается на выполнение определенного алгоритма, который начинается с анализа порядка аргумента.Если порядок аргумента не равен нулю, то в зависимости от знака порядка алгоритм приведения к интервалу разделяетсн на две ветви, Пусть знак порядка ) О, тогда при Р- формируется сигнал ех если...

Номер патента: 734713

Опубликовано: 15.05.1980

Авторы: Козлов, Мирошкин, Самарцев

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...квантования на верхней частоте всегда меньше минимальной длитель ности интервала Тв= (,0,1 - : 02 Тч, ыа средней частоте Т = Т а период квантования на низкой частоте ЗОт- .5- О Т. Синхронизируюшие импульсы стабилизированной частоты, необходимые для организации операций квантования, вырабать.ваются в устройстве 6 управления и поступают на выход дополнительного блока 16 управления, Блок 9 формирования адреса предназначен для выработки40 текуших адресов при операциях формирования массивов. Блок 8 приоритетов предназначен для обеспечения приоритетности выполнения операций пропессором при работе в реальном масштабе времени.45 Накопление количества выборок М , необходимого для реализации пропедуры быстрого преобразования фурье для...

Номер патента: 736033

Опубликовано: 25.05.1980

Авторы: Веремко, Денисенко, Кашин

МПК: G06F 17/10, G06F 19/00

Метки: информации, процессор, сейсмической, цифровой

...младшая часть произведения, через коммутационную схему 16 установлена связь 23 с входом младшего разряда сумматора 14.Арифметическое устройство работает в режимах умножения чнсел одинарной з,1 нны, умножения чисел двойной длины на число одинарной длины и в режиме суммирования чисел одинарной длины. Каждому режиму соответствует определенная коммутация вычислительной стру ктуры арифметического устройства. В случае умножения чисел одипарной длины по первому управляющему сигналу из блока местного управления сумматор 10 через коммутационные схемы 12 и 13 объединяется с остальной частью устройства умножения в единую множительную структуру, выходы множительного устройства, на которых формируется младшая часть результата умножения, через...

Номер патента: 736107

Опубликовано: 25.05.1980

Авторы: Мышкин, Норкин, Паишев, Прангишвили

МПК: G06F 15/00

Метки: однородный, параллельный, процессор

...имеюшие более сжатый вид, чем аналогичные микропрограммы известного процессора, хранятся в постоянном736107 30 запоминающем устройстве микропрограммного устройства.В блоке памяти хранится множестворазличных сочетаний команд (микропрограммы), которые встречаются в5данной задаче и задают режимы работустройств обработки в каждом тактеработы процессора. Например, строкамассива может иметь следующий смысл:первому устройству обработки выполнить 10сложение, второму - умножение, третьему - деление и т. д а 3 ц -му - ничего не делать. В следующем тактесочетание команд в строке будет другоеи, соответственно, устройства обработкибудут работать уже в других режимах.Каждое сочетание команд для устройствобработки записывается в блок памятиодин раз...

Номер патента: 739539

Опубликовано: 05.06.1980

Авторы: Гуляев, Иванов, Палагин, Сиваченко

МПК: G06F 11/22, G06F 15/00

Метки: процессор

...дана структурная схема процессора.25Он содержит операционный блок 1, блок 2 микропрограммного управления, регистр 3 микрокоманд, дешифратор 4 микрокоманд, блок 5 синхронизации, включающий узел 6 формирования контрольных тактовых импуль- ЗО сов:, триггер 7 управления, первую 8 и вторую 9 группы элементов И, группу 10 элементов ИЛИ, узел 11 формирования основных и рабочих тактовых импульсов и узел 12 распределения так товых импульсовУстройство работает следующим образом.При нормальной работе процессора рабочие тактовые импульсы, вырабатываемые узлом 11, поступают с выходов узла 12 на входы синхронизации блока 2 и блока 1, буричем на входы последнего эти тактовые импульсы поступают через элементы И первой группы 8, открытые управляющим...

Номер патента: 741269

Опубликовано: 15.06.1980

Авторы: Беляускас, Валаткайте, Жинтелис, Ланцман, Лукшене, Немейкшис, Светиас

МПК: G06F 15/00

Метки: микропрограммный, процессор

...адреса осуществляется под управлением микрокоманднепосредственно в счетчиках 21 и 22или 23, а переход к непоследовательнорасположенным словам осуществляетсяпутем измерения адресов в арифметикологическом устройстве 2, для чеговыходы счетчиков 21, 22, 23 и регистров 24, 25 и 26 соединены со входами арифметико-логического устройства 2. а выходы счетчиков с выходными шинами 20 арифметико-логического устройства 2Текущая адресация данных внутрислова осуществляется е помощью счетчика 13 текущего адреса, содержимоекоторогс может последовательно изменяться под управлением микрокомандв сторону увеличения или уменьшения,После выборки нужного количествабайтов данных текущее значение счетчика 13 может быть возвращено под управлением микрокоманд в 1...

Номер патента: 742948

Опубликовано: 25.06.1980

Авторы: Грибков, Кошелев, Мошков, Мусатов, Степукова

МПК: G06F 17/14

Метки: каскадный, процессор, сигналов, спектральной

...доступа.У: От -"-СОВОЙ ООРЯоотки В пеРВОмартитт,ттетттческом блоке по первому и втсоот.тл вьтходт етого блока респредел.=;етсяВ соответст.едующие блохи 2 и 3 памяти последоветельно 1 с доступе. 10 рядок поступЛ=ння ЗЛЕ;тЕНттов (ОтдЕЛЬНЫХ ОПЕрапдОВт, .сттого массиве может быть любым,В ТОМ ЧИСЛЕ .тцн МОГут ПОСтуПатЬ В ЕСТЕС- ствепном порядке. В какой конкретно блок памяти из 3 н 4-ой группы будут зеписывагься Очередные операнды определяют:-. блоком управления всего устройства, который на чертеже не показан. Для того, чтобы процессор мог приступить к своей ссновной опеРацттщт В его блоках памнти ДОЛЖ:-ти НЕХОДИТЬСЯ Сам ИСХОДНЫЙ МаССИВи на весовую функцию) ., (;:. "; = 9,:т, Ят -1 и массив конт";ЛО": , ;-т(. т;, тто ОтЗВСЛ тдт тго лО тЧ 7 ГЕ...

Номер патента: 744541

Опубликовано: 30.06.1980

Авторы: Алексеева, Антюхов, Ипатов, Сулин

МПК: G06F 3/04

Метки: данных, каналами, передачи, процессор, сопряжения, цвм

...соответствующегокакала БПП.Второй блок 3 ассоциативной памяти шинами, 131, 1313 и опросазаписи через элементы 144, 14 14ИЛИ группы подключен к выходам дешиФратора 15 номера разрядов. Вторые входы элементов 14(14 ИЛИ объеди 55 иены шиной 16 анализа знакон подключенной к блоку 17 упранления.Шины 18 разрешения записи каждойпары ячеек БНА 3 подключены к соответствующим инФормационным выходамбО 19 БПП через коммутаторы 20 третьейгруппы. Шины 21 совпадения каждойпары ячеек подключены к коммутатору5 первой группы, а шины 22 разрешения чтения - к коммутатору б нто 65 рой группы.Счетные входы триггеров 23 коммутации ячеек БИА через элементы 24 И третьей группы подключены к и-му выходу дешифратора 15 номера разрядов.Кроме того, блок БНА 3...

Номер патента: 744587

Опубликовано: 30.06.1980

Авторы: Аноприенко, Калашник, Сирота, Харитонов

МПК: G06F 15/00

Метки: микропрограммный, процессор

...бт величины выбранной командной информации и формата текущей команды в блоке бформирования остатка устанавливается код, который определяетщ величину остатка.После выполнения текущей .команды и выхода на очередную, блок1 микропрограммного управления анализирует состояние, блока б формиу рования остатка, и если остаток ест60 то очередная команда или начало еечитается из блока 5 местной памяти ичерез регистр 3 коммутации помещается в регистр 4 команд,Если в остатке часть команды илиостаток нулевой, то происходит чтение командной информации иэ опера-тивной памятиАдрес командной информации хра-.нится в фиксированной ячейке блока 5местной памяти. При чтении командной информации адрес читается изблока 5 местной памяти и через регистр 3...

Номер патента: 744601

Опубликовано: 30.06.1980

Авторы: Аршанский, Доротынский, Молчадский, Славин

МПК: G06F 17/15

Метки: анализа, корреляционного, процессор

...преобразователей произвовыходу и четвертому входу втовторого 0 формуле (р изводится пОблока оперативной памяти, второй ныиход которого соединен с четнерт, ым гдходом сдвигающего регистрае г - вектор-столбе с- ц, остоящийи выход блока зэдистра, входиз еэ лания коэффициентов оценки кор у ьтатов вычисленияподключены соответствкорреляционнойственно к выходу 65 функции;.рГ-д2 2 2 М - длина преобразуемой после-.довательности;Т - матрица обратного преобразования;Т - матрица прямого преобразования; 5х - вектор-столбец М чисел,поступающих по первому уходук9 - операция поэлементного перемножения векторов, 1 Оу - вектор-столбец из М чисел,поступивших по второму каналу,дополненных М-М нулями.Для числового преобразования Рейдера матрица...