Патенты с меткой «процессор»

Номер патента: 980098

Опубликовано: 07.12.1982

Авторы: Сидоренко, Тимонькин, Ткачев, Ткаченко, Харченко

МПК: G06F 15/00

Метки: микропрограммный, процессор

...микропрограммного управления предназначен для управления работойоперационного блока 2 и микропрограммного процессора в целом. При этомформирователь 20 адреса микрокомандобеспечивает формирование адреса очередоной микрокоманды на основе адреснойчасти текущей (считанной) микрокоманды, кода логических условий и начального адреса микрокоманды. Регистр 21 40обеспечивает хранение кода микрооперацийтекущей микрокоманды в поле 22 и адреса очередной микрокоманды в поле 23. формирование адреса очередной микро 45 команды произвоцится следующим образом,Начальный адрес (код операции) поступает на вход формирователя 20 и далее через элементы ИЛИ 32 и открываемые тактовым импульсом элементы И 31 -50 на выход формирователя 20. По начальному адресу из...

Номер патента: 983713

Опубликовано: 23.12.1982

Авторы: Благодарный, Плахтеев, Тимонькин, Ткаченко, Харченко

МПК: G06F 15/00

Метки: микропрограммный, перестраиваемый, процессор

...В остальное время нагрузка резкоуменьшается и процессор. может работать с минимальной производительностью). В связи с этим, каждый иэ каналов процессора рассчитан на работу со словами полной длины (например, 32-битными), считываемыми из блока основной памяти. Обработка слов полной длины обеспечивает требуемую производительность при максимальной нагрузке, которая обычно сохраняет небольшой отрезок времени, имеющий незначительную относительную величину, (в системах коммутации максимальная нагрузка сохраняется обычно втечение 1-2 ч эа сутки). Следовательно, большую часть времени, когда процессор может работать с меньшей производительностью (например, засчет обработки полуслов длиной 16 бит)вычислительные мощности процессора...

Номер патента: 985791

Опубликовано: 30.12.1982

Авторы: Плахтеев, Тимонькин, Ткаченко, Харченко

МПК: G06F 15/20

Метки: контролем, микропрограммный, процессор

...и далее в один из регистров блока регистров 7; Формирование сигналов начала (выход 61) и конца ( выход 62 1 операции элементами И 47, ИЛИ 49, И 48, ИЛИ 50 соответственно.Регистр 45 хранит код операции, который поступает на выход 58. По этому коду осуществляется настройка сумматора 8. Дешифратор 46 дешифриру" ет код операции и в зависимости от этого сигналы начала и конца опера" ции Формируются на выходах соответствующих элементов И 47 и И 48, Элемент И 51 управляет подачей сигналов считывания на выход 63 зависимости от состояния триггера 2.Предлагаемый процессор содержит средства контроля и восстановления. К средствам контроля относится первый регистр логических условий 36, элемент задержки 35, третий 34 и четвертый 37 блоки элементов...

Номер патента: 1003093

Опубликовано: 07.03.1983

Авторы: Русидзе, Чачанидзе

МПК: G06F 15/00

Метки: периферийный, процессор

...как поОчередную ныборку команд иэ памяти 9, так и условные и безуслонные переходы н алгоритме управления объектом. Блок 11 представляет. собой набор периферийных устройств, осуществляемых двусторонную связь с объектом управления. Память 12 предназначена для хранения промежуточных результатов вычисления, и потребительских констант. Пульт 13 предназначен для рабо" ты оператора. Формирователь 16 осуществляет идентификацию одного конкретного оператора согласно программе из объединенных нескольких операто" ров, имеющих общий код настройки блока 1. Блок 19 реализует контроль на четность результатов вычислений, подаваемых с регистра 4 через блок 11 на объект управления. Блок 21 осу ществляет аварийное прерывание вычис-.ления алгоритмов от...

Номер патента: 1005065

Опубликовано: 15.03.1983

Авторы: Абрамян, Андрушкевич, Иманов, Тодуа

МПК: G06F 15/00

Метки: ассоциативный, матричный, процессор

...соответствующих регистров 7 М - 7 д блока 7. Выходы первой и второй групй коммутаторов подключены 60 соответственно к первым входам первых "и вторых элементов И 24 и 25 всех групп :логических элементов., в которых. вторые входы первых элементов И 24 объединены и подключены к выходу элемен-уды 54, йб и 58 подключены к выхо ду 15 блока 3. Вход 59 модуля 48 объ.единен с входом триггера 45 и подсоединен к выходу элемента 44, вход 60к выходу триггера 45, а вход 61 - квыходу триггера 47. Входы триггеров46 и 47 соответственно подключены квыходам 62 и 63 модуля 48, управляющиевходы 64 - 68 которого подключены соответственно к выходам 156 - 15 рблока 3. Выходы 15, . - 15 блока 3 10подключены соответственно к управляющим входам триггеров 45,...

Номер патента: 1007109

Опубликовано: 23.03.1983

Авторы: Барбаш, Тимонькин, Ткачев, Ткаченко, Харченко

МПК: G06F 15/00

Метки: микропрограммный, процессор, самоконтролем

...элементов И, выход элемента задержки и выход второго элемента НЕ соединены соответственно с первым и вторым входами второго элемента И, выход которого соединен с вторым управляющим входомблока анализа, выход регистра адресасоединен с третьим информационным входом блока анализа, выход буферного регистра соединенс вторым входом второго.блока элементов ИЛИ и четвертым инФормационным входом блока анализа. Блок анализа содержит комбинационный сумматор, сумматор по модулю два зф первый, второй и третий элементы К и элемент ИЛИ, причем первый и вто.рой информационные входы блока анализа соединены соответственно с первым и вторым входами схемы сравнения, вы в ход которой соединен с первым входом первого элемента И, первый управляющий вход...

Номер патента: 1013969

Опубликовано: 23.04.1983

Авторы: Губарев, Елагин, Кальней

МПК: G01R 23/16, G06F 15/00, G06F 17/00 ...

Метки: периферийный, процессор, сигналов

...Фиг.1 представлена функциональная схема периферийного процессора; на фиг.2 - функциональная схема блока сложения, на фиг.З - функциональная схема блока умножения; на фиг.4 Функциональная схема устройства управления, на фиг.5 - функциональная схема блока сопряжения.Периферийный процессор обработки сигналов (Фиг.) подключен к магистрали 1 ЭВМ с асинхронным унифицированным интерфейсом. Процессор содер- жит блок 2 коммутации, блок 3 сопряжения, блок 4 коммутации двоичной инверсии, первый блок 5 сложения, второй блок 6 сложения, блок 7 умножения, первый блок.8 управления, второй блок 9 управления и блок 10 коммутации состояния.Вход-выход 11 первого блока 5 сложения соединен с магистралью 1 ЭВМ. Первая внутренняя магистраль 12 процессора...

Номер патента: 1023339

Опубликовано: 15.06.1983

Авторы: Луций, Угрюмов

МПК: G06F 17/11

Метки: процессор, специализированный

...группа входов, блока управ ления соединена с четвертой группой выходов входного регистра, вторая группа входов блока управления соединена со второй группой выходов счетчика порядка, первая группа вы ходов блока управления соединена с входами синхронизации счетчика порядка, вторая группа выходов блока управления соединена с выходами признаков процессора, первый выход блока управления соединен с входами синхронизации регистра функции, второй выход блока управления соединен с управляющим входом второго запоминающего устройства коэффициентов аппроксимирующего полинома третий выход блока управления соединен со вторыми входами элементов И группы, четвертый выход блока управления соединен с входом синхронизации выходного регистра, пятый выход...

Номер патента: 1024927

Опубликовано: 23.06.1983

Автор: Шапиро

МПК: G06F 15/00

Метки: микропрограммный, процессор

...блока.На фиг,1 приведена структурная . схема предлагаемого микропрограммного процессора; на фиг;2 - временная диаграмма работы блока управления; на фиг,3 - функциональная схема блока управления; на фиг.4 - функциональная схема операционного блока.Никропрограммный процессор содержит операционный блок 1, блок 2 постоянной памяти, счетчик 3 адреса, первый регистр 4 микрокоманд, дешифратор 5 ветвлений, блок 6 управления, элемент И 7, второй регистр 8 микрокоманд и элемент ИЛИ 9 Выход 11 блока 6 управления подключен соот ветственно к входу синхронизации регистра 8 и входу синхронизации установки счетчика 3. Выход 12 блока 6 подключен к счетному входу счетчика 3 и первому входу элемента ИЛИ 9. Выход 13 блока 6 подключен к первому входу...

Номер патента: 1037262

Опубликовано: 23.08.1983

Авторы: Гутылин, Сидоренко, Тимонькин, Ткачев, Ткаченко, Харченко

МПК: G06F 15/00

Метки: микропрограммный, процессор

...адреса, а выход - с входом регистра микрокоманд, первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой выходы которого подключены соответственно к второму входу шифратора адреса, входу дешифратора, третьему, четвертому и пятому выходам блока, первому входу памяти признаков, второму входу регистра адреса и вторым входам элементов И группы, выходы дешифратора соединены с первым и вторым выходами блока, третьи входы элементов И группы подключены к второму входу блока, третий вход блока соединен с первым входом счетчика,62 6 3 10372первым входом схемы сравнения, третьим входом регистра адреса, первымвходом элемента ИЛИ и вторым выходомблока, выходы элементов И группы подключены к третьему входу шифратораадреса и вторым входам...

Номер патента: 1037264

Опубликовано: 23.08.1983

Авторы: Полонский, Пушкарев

МПК: G06F 15/00

Метки: микропрограммный, процессор

...входом 16 блока8 управления полярностью. Выход элемента НЕ 50 соединен с входом элемента И 52, инверсныйвход которогосоединен с входом элемента И 51 и суправляющим входом 15 блока 8 управления полярностью. Выходы элементовИ 51 и И 52 соединены с входами эле"мента ИЛИ 53, выход которого является выходом блока 8 управления полярэостью,На фиг, 6 показан алгоритм микропрограммы, где символами И .,М 1,Г (1= 1,2,3пМ ) обозначейы последовательности микрокоманд,асимволом А - проверяемое логическоеусловие.На фиг. 7 показана временная диаграмма работы устройства, где: 54 сигнал начальной установки на входе 13; 55- импульсы на входе 2 синх,ронизации; 56 - коды микрокомандна выходе блока 1 памяти микрокоманд; 57 - коды микрокоманд на выхо"де...

Номер патента: 1042026

Опубликовано: 15.09.1983

Авторы: Дшхунян, Коваленко, Машевич, Теленков, Чичерин

МПК: G06F 15/00

Метки: микро-эвм, процессор

...блок 3, регистр 4 состояния процессора и арифметико-логический блок 5, первый вход-выход б которого соединен с входом-выходом 7 блока 1 сверхоперативной памяти второй вход-выход 8 - с входом-выходом 9 интерфейсного блока 3 и первым входом 10 блока 2 микропрограммного управления, а выход 11 арифметико-логического блока 5 соединен с первым входом 12 регистра 4 состояния процессора, ныход 13 которого соединен с вторым входом (шина) 14 блока 2 микропрограммного управления, управляющий выход 15 которого соедийен с первым входом 16 арифметико-логического блока 5, входом 17 блока 1 сверхоперативной памяти и с вторым Входом 28 регистра соетояния процессора 4. Процессор микро ЭВМ дополнительно включает накопитель 19 констант,...

Номер патента: 1062712

Опубликовано: 23.12.1983

Авторы: Иванов, Сыров, Черевко

МПК: G06F 15/00

Метки: микропрограммный, процессор

...входом выборки, накопижит блок 1 главной памяти, адресный теля 14, адресный вход которого соеи инФормационный входы которого сое- динен с адресным выходом коммутаторадинеиы соответственно с адресным 17. Управляющий выход коммутаторавыхОдом. блока 2 управления адресаявляющийся выходом младшего5 17, цией главной памяти и информационразряда адреса, соединен с первым,ныМ выходом блока 3 обработки, ивходом элемента 18 и входом элеменблок. 4 микропрограммной памяти, вход та 22, выход которого соединен скоторого соединен с адресным выхопервым входом элемента 19, второйдом блока 5 формироВания адреса микрокоманд, а первый и второй выхо- нала записи, соединен с первым упды - с первым и вторым информацион- Равляющим входом 24 блока 10 и сными...

Номер патента: 1062715

Опубликовано: 23.12.1983

Авторы: Антонов, Кондратюк, Черкасский

МПК: G06F 17/00

Метки: данных, процессор, специализированный

...входуумножителя, выход пятого элементаИЛИ соедийен с входом разрешенияприема второго уменьшаемого вычитателя выход шестого и седьмогоэлементов ИЛИ подключены к управляющим входам соответственно пер Ового и второго коммутаторов, выход восьмого элемента ИЛИ группысоединен с входом разрешения приема первого уменьшаемого вычитателя,выход девятого элемента ИЛИ группы 45подключен к управляющим входамрегистров четвертой и седьмойгрупп, выход первого распределителя импульсов блока управления соединен с входом коммутатора адресных 50сигналов, информационный выход счетчика циклов подключен к входу второго триггера блока управления, выход блока сравнения соединен с четвертым входом последнего элемента . 55И группы блока управления, а...

Номер патента: 1070557

Опубликовано: 30.01.1984

Авторы: Корниенко, Кривоносов, Супрун, Тимонькин, Ткаченко, Харченко

МПК: G06F 15/00

Метки: микропрограммный, процессор

...которого соединен с выходом триггера блока пуска-останова, вход установки в ноль которого соединен с выходом элемента И блока пуска-останова, вход установки в единицу триггера блока пуска-останова соединен с входом пуска процессора, группа выходов по.ля кода логических условий Формирователя микроопераций соединена с группой управляющих входов мультиплексора логических условий, группа информационных входов которогосоединена с группой информационныхвыходов группы счетчиков циклов игруппой информационных выходов операционного блока, группа адресныхвходов которого соединена с группами выходов первого, второго блоковэлементов И и блока формирования исполнительного адреса регистровобщего назначения, выход кода микро.операций блока памяти...

Номер патента: 1086438

Опубликовано: 15.04.1984

Авторы: Вершков, Ветохин, Голубева, Парфенов, Прокошенков

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...соединен с третьим входом девятого элемента ИЛИ и является пятнадцатым выходом блока управления, выходы семнадцатого, восемнадцатого элементов И и девятого элемента ИЛИ соединены соответственно с первым, вторым и третьим входами второго коммутатора, первый и второй выходы которого являются соответственно двенадцатым и тринадцатым выходами блока управления, первый выход дешифратора этапов является третьим выходом блока управления и подключен к входу третьего элемента НЕ, выход которого соединен с первым входом девятнадцатого элемента И, второй вход которого подключен к выходу четвертого эле"мента НЕ, вход которого соединен с выходом шестнадцатого элемента И, выход которого является вторым выходом блока управления, а выход девятнадцатого...

Номер патента: 1092517

Опубликовано: 15.05.1984

Авторы: Каневский, Краснощеков, Куц, Сергиенко

МПК: G06F 17/14

Метки: программируемый, процессор, сигналов, спектральной

...входом блока умножения, блок управления, состоящий 1 О из узла адресации и узла памяти микропрограмм, информационный выход которого соединен со входом следующего адреса узла адресации, вход признака которого является входом признака 15 блока управления, выход узла адресации соединен с адресным входом узла памяти микропрограмм, выходы группы разрядов. которого соединены с управляющими входами соответственно перво-о го арифметического блока, регистров первой группы и блока умножения, содержит сдвигатель, первый и второй буферные регистры, второй арифметический блок, вторую группу регистРов, 5 блок памяти программ и блок адресации, выход которого соединен с адресным входом блока памяти программ, информационный выход которого...

Номер патента: 1108446

Опубликовано: 15.08.1984

Автор: Мелехин

МПК: G06F 9/00

Метки: процессор, табличный

...устройств.Недостатком известных устройств являются большие затраты времени на выполнение операций умножения и деления, реализуемых с использованием операций суммирования и сдвигов.Цель изобретения - повышение производительности.Цель достигается тем, что в табличный процессор, содержащий и операционных блоков, два мультиплексора связи, счетчик команд, регистр команд, адресный мультиплексор и блок микропрограммного управления, включающий входной коммутатор, счетчик микрокоманд, выходной коммутатор, генератор тактовых импульсов, регистр микрокоманд и блок памяти микропрограмм, управляющий и адресный входы и выходы которого соединены соответственно с выходом генератора тактовых импульсов, выходом счетчика микрокоманд, и...

Номер патента: 1108454

Опубликовано: 15.08.1984

Авторы: Балашов, Барсегян, Бялый, Куприянов

МПК: G06F 17/00

Метки: логический, процессор

...регистра числа,четвертым выходом блока синхронизациии первыми входами элементов ИЛИ первой группы, вторые входы и выходыкоторых подключены соответственнок выходам элементов И второй группыи входу схемы сравнения, первый ивторой адресные входы, управляющийвход и выход третьего блока памятисоединены соответственно с выходомсчетчика адреса, выходом второго мультиплекстора, четвертым выходом блокасинхронизации и информационным входом третьего регистра числа, управляющий вход и выход которого подключены соответственно к четвертому выходу блока синхронизации и первомуинформационному входу операционногоблока, второй информационный вход,управляющий вход и выход операционного блока соединены соответственнос выходом буферного регистра,...

Номер патента: 1109580

Опубликовано: 23.08.1984

Автор: Щербак

МПК: G01B 9/021

Метки: неразрушающего, процессор

...), которые образуются за голограммой б. Если плечи переходника 7 относительно перпендикуляра к левой грани разнести на угол 2 у = 48 то в верхнем плече переходника выделяются волны, имеющие угол плюс 3, а в нижнем - имеющие угол минус у.Это приводит к тому, что на фотопре 1109580образователе 2 выделяются только две волны: нулевой порядок дифракции информативной волны 15 и минус первый порядок дифракции волны 14, который представляет копию эталонной волны, записанной на голограмме. Аналогично на экран 3 придет нулевой поря" док дифракции волны 14 опорной и первый порядок дифракции волны 15 информативной, Благодаря полному равенству углов прихода опорной и информатив ной волн на преобразователе 2 и экране 3 возникает фазоразностная...

Номер патента: 1109757

Опубликовано: 23.08.1984

Авторы: Баранов, Гандель, Коробков, Щербаков, Элькинд

МПК: G06F 15/00

Метки: процессор

...элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый информационный вход устройства соединен с входом элемента НЕ, с первыми входами первых элементов ИЛИ, И, ИСКЛЮЧАЮЩЕЕ ИЛИ, с первым входом второго элемента И, второй информационный вход устройства соединен с вторыми входами перврго элемента ИЛИ, второго элемента И, первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с первыми входами второго элемента ИЛИ, третьего элемента И, второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход элемента НЕ подключен к вторым входам второго элемента ИЛИ, третьего элемента И, второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ ц к первому входу четвертого, элемента И, выход первого элемента ИЛИ соединен с первым входом пятого элемента И, выход второго элемента ИЛИ соединен с первым входом шестого элемента И, выход...

Номер патента: 1116432

Опубликовано: 30.09.1984

Авторы: Иванов, Сыров, Черевко

МПК: G06F 9/48

Метки: быстрого, микропрограммный, прерывания, процессор, средствами

...машинного такта благодаря высокому уровню сигнала на линии 196 (фиг. 11) коммутатор 180 коммутирует на адресный вход узла 182 вторых регистров выход ком" 25 мутатора 179. При записи информации, сигналы на линиях 193 и 194 имеют низкие уровни. Чтение производится ,при низком уровне сигнала на линии 193 и высоком уровне сигнала на ли- З 0 нии 194. Считанная из узла 181 первых регистров информация записывается по стробу на линии 195 "Фаза 4"в первый 183 регистр, откуда выдается по шине 159. Считанная из узла 182 вторых регистров информация записывается по тому же стробу "Фаза 4" во второй 184 регистр, откуда выдается по шине 157.Формирователь 12 импульсов выра батывает управляющие сигналы для других блоков процессора. Генератор 197...

Номер патента: 1119027

Опубликовано: 15.10.1984

Авторы: Карасев, Перков, Шангин

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...мультиплексоров и является выходом разрешения ввода процессора, выходы разрядов третьей группы сдвигового регистра подключены к соответствующим выходам второго элемента ИЛИ, выход которого подключен к управляющему входу четвертого мультиплексора и является выходом разрешения вывода процессора, первым и вторым входами задания адреса которого являются вторые информационные входы соответственно третьего и четвертого мультиплексоровна фиг,4 - то же, блока синхрониза" ции.Процессор БПФ (фиг. 1) содержит мультиплексор 1, блоки 2 и 3 (оперативной) памяти, мультиплексор 4, арифметический блок 5, регистры 6, 7 адреса и блок 8 постоянной памяти, мультиплексоры 9 и 10, регистр 11 адреса (постоянной памяти), элементы ИЛИ 12 и 13. Формирователь 14...

Номер патента: 1120375

Опубликовано: 23.10.1984

Авторы: Биушкин, Брагина, Лизина, Шаров

МПК: G06J 3/00

Метки: аналого-цифровой, многоканальный, процессор

...первая группа выходов которого соединена с управляющими входами первого и второго коммутаторов, блок памяти аналоговых сигналов, первый цифроаналоговый преобразова 3 11203 тель, блок памяти, шины задания адреса которого подключены к второй группе выходов блока управления,дополнительно введены генератор тактовых импульсов, счетчик, второй цифроаналоговый преобразователь, группа .компараторов, группа регистров, группа шинных формирователей, постоянное запоминающее устройство, блок умножения, сумматор, а блок управления выполнен в виде Ц 5 -триггера, первого и второго элементов И, формирователя импульсов, счетчика, элемента ИЛИ-НЕ, шифратора и и функциональных узлов каждый из которых содержит 15 О-триггер, 5 -триггер, блок задержки и...

Номер патента: 1124298

Опубликовано: 15.11.1984

Авторы: Абрамович, Гитович, Каневский, Кузнецов, Лезин, Мараховский, Носков, Силина, Шклярова, Яроцкий

МПК: G06F 9/22

Метки: микропрограммным, процессор, управлением

...подключена к входу/выходу информационной магистрали, вторая группа выходов устройства микропрограммного управления подключена к первым группам информационных входов коммутатора, ветвлений и адресного коммутатора, третья группа выходов - к первой группе информационных входов операционного коммутатора, вторая группа информационных входов которого соединена с второй группой информационных входов коммутатора ветвлений и подключена к первой группе выходов регистра команд, -ая ( = 1п; и - число операндов в команде) группа информационных выходов которого подключена соответственно к -й группе информационных входов адрес 1124298ного коммутатора, группа выходов которого подключена к второй группе информационных входов операционного устройства,...

Номер патента: 1138805

Опубликовано: 07.02.1985

Авторы: Елисеев, Мацуев, Петушков, Роговская

МПК: G06F 15/00

Метки: операций, процессор, совмещением

...микрокоманды цепочки совмещения КХ Формата во втором блоке 22 регистров сохраняются адрес базы для кома.ндь третьего уровня совмещения и адрес индекса для команды второго уровнясовмещения. Адрес базы для командывторого уровня совмещения хранитсяв регистре 19 адреса базы-индекса,Соответствуюшие признаки истинностихранятся в блоке 23 триггеров и в селекторе-мультиплексоре 18 базы-ин49 11388регистре хранятся два младших байтакоманды КХ формата, и форматныйкод следующей команды может быть выделен только после дополнительногопродвижения) в первую очередь выполняется загрузка форматного кода следующей команды из первого буферного регистра 30 в регистр 34 форматного кода, после этого в концетакта процессора выполняется продви...

Номер патента: 1144117

Опубликовано: 07.03.1985

Авторы: Водяхо, Грушин, Лукоянычев, Плюснин, Пузанков, Смолов, Шаляпин

МПК: G06F 17/10, G06F 7/544

Метки: процессор, специализированный

...разряда регистра подключен к второмууправляющему входу первого коммутатора блока управления и счетномувходу второго счетчика, вход синхронизации которого является входомзапуска процессора, выход пятогоразряда регистра подключен к вторымвходам четырех сумматоров по модулюдва, выход шестого разряда регистраподключен к второму входу пятогоэлемента И, третий вход которогоподключен к первому информационномувыходу второго коммутатора блокауправленйя, второй информационныйвыход которого подключен к второмувходу четвертого элемента И, выходседьмого разряда регистра подключенк входу дешифратора, выход которогоподключен к первому управляющемувходу второго коммутатора блока управления, третий информационный вьгход которого является выходом...

Номер патента: 1149240

Опубликовано: 07.04.1985

Авторы: Ершов, Захватов, Кольцова, Пшеничников, Соловской

МПК: G06F 13/00

Метки: ввода-вывода, процессор

...режима вычислительной системы.Целью изобретения является повышение производительности процессора ввода-вывода в режиме передачи инФормации между двуми областями оперативной памяти.Поставленная цель достигается тем, что в процессор ввода-вывода введены седьмой дешифратор, одиннадцатый и двенадцатый триггеры, причем первый вход одиннадцатого триггерасоединен с выходом блока управления,второй выход первого блока регистровсоединен через седьмой дешифратор свходом двенадцатого триггера, выходкоторого. соединен с вторым входом 5одиннадцатого триггера, выход которого соединен с восьмым входом каждогоблока обмена группы, при этом п блоков обмена объединены попарно в Кгрупп (где К = и/2), причем третий, 10четвертый, пятый и шестой...

Номер патента: 1149273

Опубликовано: 07.04.1985

Авторы: Барашко, Власов, Еремин, Курбатов, Румянцев, Соловьев

МПК: G06F 9/06, G06F 9/22

Метки: микропрограммным, процессор, управлением

...хо ос ол л лх хххо ооо л л л 1149273-хл л о а Х ХРм ооиР Р - Р о.о г фк х о о Н Н Р РНл л х ххах ооц сч Р Р Ю Р)хх хх оо эЭххЕ ФЮ Е8 хх аРбв в ф х х х о и ех хоойфа СНй бН Р 2 аН Н О Н Х Н Х й х х оощощИ аиключен к информационному входу регистра выдачи адреса, вход микрокоманд блока управления данными соединен с первыми входами первого, второго и третьего элементов И, с первым и вторым входами четвертого элемента И, с информационными входами мультиплексора кода операции, с первым информационным входом мультиплексора второго слагаемого, вход синхронизации блока управления данными подключен к вторым входам первого, второго и третьего элементов И, выход первого из которых подключен к тактовым входам регистра адреса прерывания и регистра...

Номер патента: 1151920

Опубликовано: 23.04.1985

Авторы: Ермаков, Мельтрегер

МПК: G03H 3/00

Метки: ввода, информации, когерентно-оптический, процессор

...телевизионного типа 2.Недостатком известного устройства являются энергетические потери записывающего и считывающего световых пучков, обусловленные применением полупрозрачного зеркала и приводящие к потере качества ввода из-за уменьшения отношения сигнал-шум при записи, уменьшение дифракционной эффективности и разрешающей способности транспаранта, а также уменьшение отношения сигнал-шум в устройстве вывода из процессора.Целью изобретения является улучшение качества ввода путем уменьшения потерь 35 света.Указанная цель достигается тем, что в устройстве ввода информации в когерентно-оптический процессор, содержащем управляемый транспарант, оптически связанный через последовательно расположенный микрообъектив, объектив и зеркало с лазером, а...