Патенты с меткой «процессор»

Номер патента: 1156081

Опубликовано: 15.05.1985

Авторы: Винников, Любочанинов, Попов, Седов, Урывский

МПК: G06F 13/00

Метки: ввода, информации, процессор

...пластинах, работающем в комплекте с ЭВМ, а также может быть использовано для временного хранения и передачи.данных из.аналого-цифрового преобразователя (АЦП) в ЭВМ, например в измерительных и 1 О вычислительных комплексах и системах, работа составных частей которых по передаче данных асинхронна и когда возникает необходимость временного хранения данных на линиях передачи 15 при сохранении нормальной работоспособности составных частей.Цель изобретения - повышение достоверности передачи информации.На чертеже приведена блок-схема предлагаемого устройствг.Устройство содержит регистры 1 группы, коммутатор 2, триггеры 3 группы, узел 4 начальной установки, Формирователи 5 импульса группы, р 5 элементы И 6 первой группы элементы. И 7...

Номер патента: 1164720

Опубликовано: 30.06.1985

Авторы: Абрамян, Андрушкевич, Иманов, Тодуа, Шемягин

МПК: G06F 15/00

Метки: ассоциативный, матричный, процессор

...Блок 6 управления (фиг. 4) состо Выход триггера 20 соединен с первым ит из узла 29 микропрограммного упвходдм элемента 18, выход которого яв- равления, генератора 30. синхросигна- ляется управляющим выходом блока. 3 и 5 лов и регистра 31 интерфейса, причем подключен к первому входу элемента 17, узел 29 содержит память 32 управляю- Первый и.третий входы коммутатора 22 щих команд, память 33 микрокоманд, являются соответственно первым и вто- регистр 34 управляющих команд, рерым входами сдвига блока 3. Выход ком- гистр 35 микрокоманд, группы логичесмутатора 22 соединен с входом тригге-. 20 ких элементов каждая из которых сора 21, выход которого является инфор- стоит из .двух элементов И 36 и 37,мационным выходом блока 3, а .также и одного...

Номер патента: 1164723

Опубликовано: 30.06.1985

Авторы: Нестеренко, Новиков, Супрун

МПК: G06F 19/00

Метки: вычислительной, процессор, цифровой

...содер-жимое адресного регистра 62, так каксигнал на управляющем входе коммутатора 66 отсутствуетЧерез элементИЛИ 46 сигнап Р поступает на входобращения запоминающего устройства ЭЗ3, с выхода которого код второго операнда поступает на второй вход блока4 регистров и второй вход информационного регистра 63. Кроме того, сигнал Р через. элемент ИЛИ 50, выход ф 122 устройства 2 управления поступаетна управляющий вход информационногорегистра 63 и настраивает его на прием информации с второго его входа.Сигнал Р 1 через элемент ИЛИ 49, поступая на вход элемента И 37,л , раз"решает прохождению импульса тактовойчастоты на синхронизирующий вход информационного регистра 63, в которыйи записывается второи операнд. При фпоявлении сигнала Р на...

Номер патента: 1166128

Опубликовано: 07.07.1985

Авторы: Баронец, Берштейн, Канаев, Мелихов

МПК: G06F 15/00

Метки: ассоциативный, параллельный, процессор

...в основных режимах обработ. ки входной управляющей информации.Перед началом работы с пульта управления осуществляется сброс процессора, Цепи сброса на Функц.ональ ных схемах не показаны, как принято для регулярных цепей. После сброса осуществляется запуск процес.- сора, для чего по сигналу с пульта управления осуществляется запуск генератора 150 синхронизации и через группу элементов И 16 1 - 16 1 разИрешает поступление на дешифратор 160 первой зоны кода команды. Дешифратор 160 дешифрирует первую зону кода командыи осуществляет запись единицы в соответствующий разряд регистра 151. В зависимости от разря да, куда записана единица, осуществляется считывание необходимого количества зон кода команды, входящих в данную команду. На...

Номер патента: 1168966

Опубликовано: 23.07.1985

Авторы: Абгарян, Агаян, Мелкумян

МПК: G06F 17/14

Метки: базисам, подобным, преобразования, процессор, сигналов, хааро, цифровых

...к соответствующим выходам блока 6синхронизации. Коммутатор 8 на каждый такт подключает к своим 1; выходам 1 с 1 из (21 с;"1) своих. информационных входов следующим образом. На первый такт к выходам подключаются информационные входы с первого по 1,-й включительно, на второй - с второго по (1 с +1)-й, , на 1 с, -й(21 т,1 -1) -й.5 , На фиг. 2 приведена одна из возможных реализаций коммутатора 8,где 171 - 17 - информационные входыгь;Ва 18, - 18; -выходы коммутатора 8,который содержит 1,1 одинаковых пере О ключателей 19, - 19 каждый из которых имеет К; информационных входов,и один выход. Входы (с первого поК -й) переключателя 191 соединеныс входами блока 8 с первого по 1-йсоответственно. Входы переключателя192 соединены с входами блока 8...

Номер патента: 1188748

Опубликовано: 30.10.1985

Авторы: Жук, Савостьянов

МПК: G06F 17/20

Метки: адресования, идентификации, процессор, событий

...8;1 = 1, 2, , Х - номер компаратора вкаждом блоке 7;в; - маска, подаваемая в у-югруппу элементов 6 И,при обработке 1-го слова65)группы б;1 г;" - набор кодов готношений сравнения, подаваемый в 5-й блок 8 приобработке 1-го слова группы Г.1;гг- код отношения сравнения, подаваемый в Ь-йблок 8 для проверки результатов сравнения в1-м компараторе Ь-гоблока 7 при обработке1-го слова в группе б;д; - код указателя выбораадресной переменной, подаваемый в регистр 10при обработке 1-го словагруппы б;п - число слов в группе б.Код г;1 может иметь значения, из которыходно, например нуль, указывает на то, чтопри 1-м слове группы б отношение сравнениядля 1-го компаратора в 5-м блоке 7 не заданои поэтому результаты сравнения в этом компараторе при...

Номер патента: 1200294

Опубликовано: 23.12.1985

Автор: Гришин

МПК: G06F 15/00

Метки: процессор

...с первого выхода регистра 10на вход 23 блока 7, определяет Функцию дешифратора 76 чтения, в зависимости от которой на выходе 19 блока 7 образуется либо содержимое триггеров 80 и 81, либо значения логического 0 или логической "1", Код,подаваемый с второго выхода регистра 10 на вход 24 блока 7,определяетфункцию дешнфратора 77 записи, в зависимости от которой по заднему фронту синхросигнала на входе 16 производится либо запись в один из триггеров 80 или 81 значения, присутствующего на входе 18 блока 7, либо значе"ние триггеров остается без изменения.Работа блока 7 при этом заключается в следующем. Если производится 0запись в какой-либо триггер данныхнавходе 18 блока 7, то единичный сигнал, образованный на одном из выходов дешифратора 77,...

Номер патента: 1211746

Опубликовано: 15.02.1986

Авторы: Жиляев, Иванов, Кладов

МПК: G06F 15/00

Метки: микропрограммный, процессор

...хранятся в блоке 9 памяти микрокоманд с выхода которого поступают на.информационный вход РМК 2. Запись в РМК 2 производится по положительному фронту синхроимпульса Ф 2 при наличии на управляющем входе РМК О - го уровня сигнала сбоя с выхода триггера сбоя 18. Адрес микрокоманды, извлекаемой из блока 9 памяти микрокоманд, передается на вход блока 9 памяти микрокоманд свыхода РАМК 8.РАМК 8 содержит адрес,очередной.микрокоманды,выполняемойпроцессором.При нормальном функционированииаппаратуры процессора триггер 18 Фиксации сбоев установлен .в логический"0",Рассмотрим функционирование процессора при выполнении одной команды, В конце йредыдущей микропрограммы из поля НК 3 РМК 2 выдается "1"сигнала НК,по которому с выхода первого...

Номер патента: 1213485

Опубликовано: 23.02.1986

Авторы: Калмыков, Кириченко, Кривоносов, Меховской, Супрун, Сычев, Тимонькин, Ткаченко, Харченко

МПК: G06F 15/00

Метки: процессор

...адреса на регистр 5.Если необходимо считать данные в процессе обработки из памяти 2, то в этом случае аналогично адрес обращения записывается в регистр 5. С блока 3 выдается микрооперация, открывающая блок 18 и блок 17. После этого выдается микрооперация обращения к памяти 2. При этом данные с блока 2 через блок 17 поступают на шину 2 и далее через блок 18 на шину 20.Обработка реакций и выдача результатов в систему высшего уровня после завершения микропрограммы контроля осуществляется аналогично описанному коду управлением соответствующих микропрограмм.Обработка запросов, поступающих во время работы текущей микропрограммы, осуществляется на микропрограммном уровне следующим образом.Если поступает запрос, не обладающий наивысшим...

Номер патента: 1233169

Опубликовано: 23.05.1986

Авторы: Кухарев, Новоселов, Ржанов, Черепов

МПК: G06F 15/00, G06F 17/16

Метки: матричный, параллельный, процессор

...на их информационный вход, либо пропускать данные с входа на выход. Это позволяет, управляя состоянием ОЭ, выполнять в модулях целый ряд преобразований (фиг. 6 - 11). Например, при подаче на входы 6 - 9 управ- гО ляющих сигналов "1111" все модули процессора выполняют преобразование Уолша-Пэли, В этом случае данные Х и Х , поступающие. на первыйеаи второи вход ОЭ первого столбца пер вой строки каждого ФППЭ первого столбца Г -й строки, сложатся и появятся на первом выходе ОЭ первого столбца первой строки, а их разность - на втором выходе этого ОЭ. Таким образом,20 на первом выходе ОЭ первого столбца первой строки каждого модуля первого столбЦа г: -й стРоки полУчаем Х Е о+ро + Х, а на втором выходе - Хе+ оХ,+.25.ОЭ первого столбца второй...

Номер патента: 1246108

Опубликовано: 23.07.1986

Авторы: Асцатуров, Пронин, Хамелянский, Цесин

МПК: G06F 15/00

Метки: процессор

...сбое, запрещая дальнейший прием информации в регистр 44 путем блокировки элементов И группы 48. Сброс регистра 45 осуществляется по сигналу из блока 20 при удовлетво,рении запроса. Триггер 52 сбрасывается после сброса регистра 45. Сброс регистра 44, регистра 46 признаков и триггера 53 осуществляется микро- программно по дешифрации микрокода.Блок 20 презназначен для принудительной передачи управления микропрограммы обработки по вопросам от блока 19 или по запросам от каналов, поступающим по входу 43. Запросы45ется микропрограммно путем установкитриггера 70 блока 40,В блоке 11 хранятся программы,т.е.команды и операнды, в соответствии с 50 ющим буфером, в котором хранятсяоперанды, обрабатываемые в устройстве 7. В блоках 1 и 2 памяти...

Номер патента: 1247884

Опубликовано: 30.07.1986

Авторы: Асцатуров, Запольский, Лопато, Подгорнов, Пронин, Пыхтин, Смирнов, Чалайдюк, Шкляр

МПК: G06F 15/00

Метки: процессор

...через арифметико-логический блок 11 без изменений. Операнд через шину 65, третий коммутатор 22, шину 53 поступит на вход блока 14 где через первый коммутатор 190 будет помещен в сдвиговый регистр 193. После занесения операнда в сдвиговый регистр 193 блок 12 начнет выполнять "двиги, как было описано в описании работы блока, После за-, несения операнда процессор перейдет на микрокоманду анализа регистра состояния 136, в котором по шине 61 блоком 14 будет установлен признак окончания сдвигов, При анализе содерь жимое регистра состояний 136 по шине 68 поступает на коммутатор адреса микрокоманды 113, где под управлением дешифратора 113 адрес микрокоманды не изменяется (повторяется выполняемая микрокоманда), если отсутствует признак...

Номер патента: 1247891

Опубликовано: 30.07.1986

Авторы: Зайцев, Нагулин

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...арифметического блока выполняется в блоке 6 формиро-вания дополнительного кода. Последовательность формирования адресов управляется сигналом первого разряда счетчика 4 отсчетов, от селектированного соответствующим сигналом номера итерации с выхода дешифратора На произвольной итерации при нулевом состоянии сигнала 1-го разряда счет 1247891чика отсчета на выход блока 6 формирования дополнительного кода пропуска. ются сигналы 2, 3(К+ 1)-го разрядов счетчика 4 отсчетов без изменений и используются в качестве адреса.пер. вого результата. Когда сигнал 1-го разряда счетчика 4 отсчетов принимает единичное состояние, выполняется преобразование сигналов 2, 3 О (К+1)-го разрядов счетчика 4 отсчетов описанным выше способом. При этом на выход...

Номер патента: 1249533

Опубликовано: 07.08.1986

Авторы: Евсеев, Назаренко

МПК: G06F 15/332

Метки: быстрого, преобразования, процессор, фурье

...и вычитатель, выход которого подключен к первому информационному входу входного коммутатора, первыйвыход которого подключен к входуэлемента задержки, выход которогоподключен к первому информационномувходу выходного коммутатора, первыйвыход которого подключен к первомувходу вычитателя и первому входу сумматора, выход которого подключенк второму информационному входу выходного коммутатора, второй вход выУстройство работает следующим образом,На каждый очередной входной отсчед устройство выдает выходной отсчет, при этом операции, выполняемые устройством, однозначно определяются счетчиком 11, работающим синхронно с входными отсчетами. Все операции производятся над комплексными числами, каждый каскад выполняет базовую операцию, описываемую...

Номер патента: 1254506

Опубликовано: 30.08.1986

Авторы: Каневский, Куц, Логинова, Некрасов, Третьяк

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...аналогична описанной.В первом такте первого шага навторой итерации (состояние счетчика 8 тактов 000) синхроимпульсомМ 2.2 32.2 выполняется запись Еш А +ко1254 50 б боказывает, так как на управляющем входе регистров 15.2 и 1 б.2 присутствует значение "0"),В третьем такте второго шага (состояние счетчика 8 тактов 0010) синхроимпульсом 32.2 выполняется занг-пись 1 пг А, в регистр 28.2, по синК-дхроимпульсу 35 в регистр 34 записы 2 Пвается соя1 с (1 с = 11/2), единич" 32 П+ Ке А я 1 п1 с (1 с = И/2 - )юИ-Ив регистр 28.2, Состояние управляющих входов 22.1, 22.2, 23,2, 24, 25 "0"управляющего входа 23. 1 - " 1", в умножитель 19 поступает значение 1 щ аг,г, в регистр 34 записан2 тя 1 п1 с (1 с = И/2 - 1) и поступаетБна вход сумматора 27, на...

Номер патента: 1256010

Опубликовано: 07.09.1986

Авторы: Баронец, Берштейн, Калачев, Мелихов, Новиков

МПК: G06F 7/00

Метки: множеств, операций, процессор, расплывчатых, реализации, элементами

...на выходную шину процессора (внешняя пересылка).4. Конец,Алгоритм выполнения операции инверсия.1. Записать значение расплывчатоговысказывания в один из регистров 1-3.2. Выдать содержимое этого регистра на первый выход коммутатора 4 в инверсном коде.3. Выдать результат выполненчя операции на выходную шину процессораили записать этот результат в одиниз операционных регистров 1-3.4. Конец.Алгоритм выполнения операции ассоциативный поиск.1. Записать в операционные регистры, например, 1 и 2 значения расплывчатых высказываний.2. Выдать содержимое регистров 1и 2 на схему 5 сравнения и вход коммутатора 6 в прямых кодах.3. Если содержимое первого регистра совпадает с содержимым второго,то выдать это содержимое на выходнуюшину процессора, в...

Номер патента: 1257662

Опубликовано: 15.09.1986

Авторы: Каневский, Некрасов, Сергиенко

МПК: G06F 17/14

Метки: процессор, сигналов, цифровой

...на второй вход сумматора-вычитателя 16, а исходные данные х 1 записываются в четвертый 8 узел регистров в каждом такте.Если считать, что сумматор-вычитатель 16 выполняет пропуск операнда по второму входу (с вьгкода второго коммутатора 11), то операнд, записанный в узле 5 регистров блока 3.0, за шесть тактов проходит по циклическому маршруту через блоки 3.1, 3.3, 3,7, 3,6, 3.4 и возвращается в узел 5 регистров блока 3.0 Меняя соответствующим образом содержание регистра 24 сдвига и узла 14 постоян - ной памяти, можно получать циклические маршруты любой длины, а также циклическую свертку с любым операндом, меньшим или равным.Рассмотрим процесс вычисления циклической свертки, начиная с нулевого такта.Все вычислительные блоки ири этом...

Номер патента: 1262495

Опубликовано: 07.10.1986

Авторы: Аникеев, Берковец, Долгов, Евстратенко, Солдатов

МПК: G06F 9/22

Метки: микропрограммный, процессор

...микроопераций, управляющие выполнением команды в процессоре: сигналы 4 О 39 и 40 чтения соответственно блоков 1 и 2памяти, сигналы 41 и 42 управления соответственно мультиплексорами 3 и 43, сигналы 44 - 49 записи информации соответственно в регистры команд 4, кода опера ции 20, адреса 27 и 28, счетчик 22 команд,инденсный регистр 8, сигнал 51 увеличения содержимого счетчика 22 команд на единицу.Если данная команда арифметическаяи значения признаков числа и команды не совпадают (например, признак числа О, а 5 О признак команды 1), то по адресу, записанному в регистре 28 адреса, из блока 2 памяти, выбирается операнд и через выход 50 процессора подается в арифметическое устройство ЦВМ, а по адресу, записанному в регистре 27, из блока 1...

Номер патента: 1265764

Опубликовано: 23.10.1986

Авторы: Водяхо, Грушин, Пузанков, Шаляпин

МПК: G06F 7/544

Метки: вычисления, процессор, специализированный, функций, элементарных

...При отрицательном арменте формируется сигнал "Вычисние невозможно". Если знак манссы положительный, то аргументвигается влево до появления варшем разряде входного регистраединицы. Порядок аргумента измеется пропорционально количествувигов. Затем для получения дробй части величины 1 п(1+Е) содермое входного регистра 4 сдвигаетеще раз влево, Для вычисленияогочлена приведенный аргумент соетчика 3 порядка и входного рестра 4 передается в блок 14 умжения. 10-19 разряды входногогистра 4 передаются через сдвигаль 5 без сдвига, благодаря блоровке выходов счетчика 3 порядкаЗО признаком функции, на адресные входы второго 8 и третьего 9 блоковпамяти и на вход дешифратора 10,где производится анализ кода навыходе сдвигателя 5. Если подынтервал...

Номер патента: 1269150

Опубликовано: 07.11.1986

Авторы: Андерсон, Катков, Хохлов

МПК: G06F 9/22

Метки: контроллера, программируемого, процессор

...состояние совпадает со значением, указанным на лестничной диаграмме, и имеется сигнал "Ответвление справа вниз , если,действительное состояние аргумента3не совпадает со значением, указаннымна лестничной диаграмме и отсутствует сигнал "Ответвление справа вниз ,то на выходе сумматора по модулю двапоявляется сигнал, увеличивающий на"1" через элементы ЗИ-ИЛИ 18 и 2 И-ИЛИ 150 Ь19 значение содержимого узла 17 подсчета числа ответвлений диаграммы,а значение сигнала Ответвление спра"ва вниз" запоминается в триггере 16.Когда значение содержимого узла17 подсчета числа ответвлений диаграммы становится отличным от исходного, то значение его выходного сигнала, а следовательно, и функции становится равным 0",При этом элементы ЗИ-ИЛИ 18 и2...

Номер патента: 1269162

Опубликовано: 07.11.1986

Авторы: Коротышова, Митькин

МПК: G06G 9/00

Метки: оптоэлектронный, процессор

...15 излучения.Процесс формирования иэображений, 50на транспаранте 11 заключается в следующем, При поступлении световогопотока спектрально отфильтрованного,например, фильтром 3, на Фоточувствительный слой 21 на поверхности последнего формируется определенныйрельеф распределения освещенности,адекватный формируемому изображению,что вызывает в слое 21 локальные из 12 б 9162менения электрических свойств, Этоприводит к увеличению напряжения,прикладываемого к слою 23 в соответствующих участках, что вызывает изменение его оптической плотности. В результате данные участки становятсяпрозрачными для прохожден юя следующего потока У , спектральный диапазонкоторого соответствует диапазону спектральной чувствительности слоя 22.0Под действием потока Р...

Номер патента: 1275457

Опубликовано: 07.12.1986

Авторы: Иванов, Сыров, Черевко

МПК: G06F 15/00

Метки: микропрограммный, процессор

...разряд 14 признака перехода, и работа микропро- З 5граммного процессора происходит аналогично рассмотренному случаю.Таким образом, в блоке 1 памятиданных хранятся массивы данных ипрограмм базовой системы команд.Микропрограммы базовой системы команд хранит блок 8 микропрограммнойпамяти, Блок 16 буферной памяти содержит как данные и программы, таки микропрограммы, содержащие одну 45.или некоторое множество микрокоманди предназначенные для ускоренноговыполнения некоторого алгоритма.Блок 16 буферной памяти имеет. общуюсистему адресации как с блоком 1 50памяти данных, так и с блоком 8 микропрограммной памяти, При обращении по первому адресному входу блок16 буферной памяти является продолжением адресного пространства блока 1 памяти данных,...

Номер патента: 1277135

Опубликовано: 15.12.1986

Авторы: Карасев, Шангин

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...спектры - в блоке 17 памяти и поступают ка второй и первый входы арифметического блока 5 соответственно, Результаты перемножения записываются в блок 3 памяти. Адреса считывания спектра сигнала образуются на счетчике 20 и через второй вход мультиплексора 9 (определяется кодом на четвертом выходе блока 12 Формирования команд) и регистр б поступают на адресный вход блока 2 памяти. Адреса считывания эталонного сигнала формируются на счетчике 20.Адреса записи результатов для блока 3 памяти образуются следующим образом, Известно, что для выполнения операции обратного преобразования Фурье достаточно перед ее выполнением кроизвестипереупаковку массива следующим образом: Исходный массив: 0,1,2,3 М,ИПереупаковочныймассив:О, И, И, 3, 2, 1 Кроме...

Номер патента: 1278884

Опубликовано: 23.12.1986

Авторы: Мельник, Перков, Шангин

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...блока 3. Блок 21 синхронизации при второй итерации (четных итерациях) операции БПФ нырабатывает строб записидля блока 15. Причем на третьем выходе дешифратора 3 вырабатываются адреса записи, а на четвертом выходедешифратора 13 - адреса считывания,которые, как аыло описана, поступаютна адресные входы блоков 3 и 15.Процесс вычисления на последующихитерациях ныполняется аналогичнымобразом, После выполнения последней,денятай, итерации регистр 21 обнуля,ется и с выхода переноса сигнала "1поступает на вход астанана блока 24.Процессор переходит в режим астанава.При этом на выходе разрешения выполнения операции ввода-вывода устанавливается сигнал0 , чта служит сигналом запрета для операций ввода-вывода,Таким образом, в блоке 15 находится...

Номер патента: 1280378

Опубликовано: 30.12.1986

Авторы: Ваврук, Захарко, Мельник, Цмоць

МПК: G06F 15/00

Метки: процессор

...поступающий на вход элемента 17 И, В последней микрокоманде команды управляющей про -граммы записан признак перехода насервисную подпрограмму (например,считывание внутренних регистров операционного блока), который по соответствующему входу блока 6 управления режимами записывается в триггер16 и через элемент 17 И поступаетна стробирующий вход дешифратора 18.На информационные входы дешифратора18 поступает информация с шестоговыхода (поле маски функции перехода) регистра 3 микрокоманд, указывающая маску управления коммутацией,т.е. с выхода дешифратора 18 маскируются на элементе И 13 некоторыеразряды адреса следующей микрооперации, т,е, Формируется переход на сервисную программу,Алгоритм контроля процессора приведен ца фиг, 3. При...

Номер патента: 1280381

Опубликовано: 30.12.1986

Авторы: Алексенко, Балашов, Бжезинский, Колесников, Куприянов, Пантелеев

МПК: G06F 17/10

Метки: лингвистический, процессор

...82 блока 20, выход 84 которого соединен с входами 68 и 71 блока 15 и регистра 19, Вход 77 блока 20 явля- ется тактовым входом процессора. Первый, третий и четвертый информационные входы счетчика 86 блока 20 соединены с шиной 10 , а второй информационный вход счетчика 86 - с шиной "1". Первый выход счетчика 86 соединен .с входом элемента 90 и первыми входами элементов 94, 96 и 98. Вьиод элемента 90 соединен с первыми входами элементов 93, 95 и 97. Второй выход счетчика 86 подключен . к входу элемента 91 и третьим входам элементов 95 и 96, Выход элемен 1280381 6струкций в лингвистическом протоколе алгоритма. При этом слово содержит "1" лищь в тех разрядах, которые соответствуют инструкциям лингвистического протокола, содержащим...

Номер патента: 1280385

Опубликовано: 30.12.1986

Авторы: Золотовский, Коробков

МПК: G06F 17/13

Метки: вычислительной, дифференциальных, матричной, производных, процессор, решения, структуры, уравнений, частных

...устранения дополнительной пересылки иэ регистра с регистр и обеспечения возможности дополнительной проверки на работоспособность каждого решающего блока. После обмена информацией между процессорами описанные операции повторяются до тех пор, пока процесс не сойдется во всех процессорах. Проверка организуется программно. Формула изобретения 11. Процессор матричной вычислительной структуры для решения дифференциальных уравнений в частньм производных, содержащий первый и второй решающие блоки первый регистр, информационный вьход первого решающего блока подключен к первому информационному входу второго решающего блока, информационный выход которого подключен к первому информационному входу первого решающего блока, с т л и ч а ю щ и й с я...

Номер патента: 1290341

Опубликовано: 15.02.1987

Авторы: Алексенко, Балашов, Бжезинский, Колесников, Куприянов, Пантелеев

МПК: G06F 17/28

Метки: процессор, управляющий

...9 и входу 57 мультиплексора 1 О, вход 137 соответствуетуправляющим входам 54 и 55 указанныхмультиплексоров, а выход 138 соответствует выходам 53 и 58 мультиплексоров 9 и 10,подключены соо 1 ветственно к информационному входу 30 счетчика 6 и выходу 66 результата процессора. Выход 32 счетчика 6 соединен с входом 51 мультиплексора 9 и входом 37 блока 7, выход 44 которого подключен к синхровходу 31 счетчика 6, Выход 36 блока 7 подключен к синхровходу 68 регистра 2 и синхровходам 69 и 70 триггеров 3 и 4.- Первый, второй и четвертый информационные входы счетчика 72 (фиг. 2) подключены к шине нулевого потенциала, а второй информационный вход счетчика 72 соединен с шиной единичного потенциала. Синхровход, вход сброса и счетный вход...

Номер патента: 1290417

Опубликовано: 15.02.1987

Авторы: Нестеренко, Пельтек, Попов, Редько

МПК: G11C 11/00, H02J 9/06, H02M 7/04 ...

Метки: включающей, долговременной, оперативной, памяти, процессор, себя, узлы, электронно-вычислительной, электропитания

...при наличии сетевого напряжения с допустимой амплитудойна первсм и втором выходе делителячастоты имеется логическая единицаСигналы на выходах делителя частотыне изменяются и при кратковременномпропадании либо уменьшением величинысетевого напряжения (фиг.2, ,сй ).При этом ЭВМ 4 находится в обычномрежиме, так как во время кратковременного сбоя электропитания.преобразователь, 3 напряжения получает энергию от буферного источника 2 постоянного напряжения.При длительном отсутствии сетевого.напряжения (11: ) из-эа конечной емкости буферного источника 2 постоянного напряжения необходимо защититьинформацию, находящуюся в быстродействующем, но энергозависимом узле 6оперативной памяти. С этой целью напервом выходе делителя частоты таймера 11...

Номер патента: 1292031

Опубликовано: 23.02.1987

Авторы: Блох, Горбачев, Иоффе, Петров, Петрова, Хорин

МПК: G09G 1/16

Метки: дисплейный, процессор

...выполнены на микросхемах К 589 АП 16, которые являются параллельными двухнаправленными Формирователями сигналов для управления магистралями (шинами) в цифровых вычислительных устройствах и представляют собой четырехканальные коммутаторы, имеющие в каждом канале одну шину только для приема, информации, одну шину только для выдачи и одну двухнаправленную шину для 1приема и выдачи информации. Видеосумматор 33 (фиг. 2) содержит регистр43 для приема и передачи информациив параллельном коде, регистр 44 сдвига для приема инФормации в параллельном коде и передачи этой информации в последовательном коде, регистр 45 для хранения информации о цвете Фона экрана, регистр 46 для хранения информации о цвете символа, выводимого в данный момент на...