Специализированный процессор

Союз Советских Социалистических РеспубликОП ИИЗОБРЕТЕНИЯ рп 72 3581(51)М. Кл,С 06 Р 15/32 с присоединением заявки Мо(23) Приоритет Государственный комитет СССР по дедам изобретений и открытий(088. 8) Дата опубликования описания 250380 Е.П. Балашов, А.И, Водяхо. В.Н. Негода, В.У. Плюснин,В.В. Прянишников, Д,В. ПузанковЮ.П. Цуканови В.В. Шаляпин(71) Заявитель Ленинградский ордена Ленина электротехнический институт им, В.И. Ульянова (Ленина)(54) СПЕЦИАЛИЗИРОВАННЫЙ ПРОЦЕССОР Изобретение огносигся к вычислительной технике и может быть использовано в качестве периферийного устройства специализированных и универсальных ЦВМ для вычисления функц ЕЕп,Б нХ,Известны специализированные проц ссоры для вычисления элементарны с функций табличного типа на основе постоянного запоминающего устройства (ПЗУ), в состав которых входит регистр аргумента, в качествекоторого ипользуется регистр числаПЗУ 1,Недостатком известного процессора 15является большой объем памяти.Известен специализированный процессор для вычисления элементарныхфункций (цифровой интерполятор высокого порядка), содержащий входной регистр, множительное устройство, постоянное запоминающее устройство, в котором хранятся значеяияузловых точек функции, сумматор, регистр функции, две группы элементов 25И, выходной регистр, блок управления, входы входного регистра соединены с выходами ЦВМ и блока управления, выкоды входного регистра соединены с входами множительного уст ройства и постоянного запоминающего устройства, выходы ПЗУ соединены .со входами элементов И первой группы, входы множительного устройства соединены с выходами элементов И второй группы, выходы множительного устройства соединены с входами сумматора, входы которого также соединены с выходами элементов И первой группы, входы регистра Функции подключены к выходам сумматора и блока управления, а выходы - к входам элементов И второй группы и выходного регистра, выходы блока управления соединены с входами элементов И первой и второй групп, входного и выходного регистров, выходы выходного регистра подключены к входам ЦВИ 2.Недостатком этого процессора является узкий диапазон изменения аргументов. Это связано с представлением аргументов в форме с фиксированной запятой и отсутствием средств применения аргумента к интерзалу О, 1. Принципиально приведение к,интервалу может выполняться в операционном устройстве центрального процессора. Однако, во-первых, необходимо выполнение нескольких команд центральным процессором, прежде чем аргументпередается собственно специализированному процессору, что приводит к неоправданной загрузке не только операционных устройств центрального процессора, но и командного процессора, во-нторых, увеличивается число линий связи, число которых может достигать нескольких сотен при обмене в парафазном коде.Цель изобретения - расширение диапазона представления аргументов функций.Поставленная цель достигаетсятем, что в специализированный процессор, содержащий входной регистр, первый выход которого соединен с первым входом блока умножения и первым входом сумматора, выход сумматора подключен к первому входу регистра функций, выход которого соединен с первым входом выходного регистра и первыми входами элементов И первой группы, выходы которых подключены ко второму входу блока умножения, выход блока умножения соединен со вторым входом сумматора, третий вход которого подключен к выходам элементов И второй группы, первые входы которых подключены к выходу постоянного запоминающего устройства, Первый выход блока управления подключен ко второму входу выходного регистра и вторым входам элементов И первой группы, второй и третий выкоды блока управлейия соединены соответственно со вторым входом регистра функции и со вторыми входами элементов И второй группы, дополнительно введены сдвигатель, запоминающее устройство и счетчик порядка, первый выход которого подключен к третьему входу блока умножения, выход блока умножения соединен с первым входом входного регистра, второй выход которого подключен к первому входу сдвигателя, выход сдвигателя соединен со входом постоянного запоминающего устройства, третий выход входного регистра подключен к входу запоминающего устройства, выход которого соединен с четвертым входом блока умножения, четвертый ныход входного регистра подключен к первому входу блока управления, четвертый выход которого соединен с первым входом счетчика порядка, второй выход счетчика порядка подключен ко второму входу сдвигателя и второму входу блока управления, выход сумматора соединен со вторым входом,входногорегистра, второй вход счетчика порядка и третий вход входного регистра подключены к первому и второму входам процессора, к выходу которого подключен выход выходного регистра. Блок-схема специализированногопроцессора представлена иа чертеже.Процессор содержит входной регистр1, счетчик 2 порядка, сдвигатель 3,запоминающее устройство 4, блок 5умножения, сумматор 6, первую группуэлементов И 7, постоянное запоминающее устройство 8, блок 9 управления,регистр 10 функции, вторую группуэлементов И 11, выходной регистр 12.Процессор работает следующим образом.Представление чисел в ЦВМ находится в диапазоне + (2 " - 2 ). Тогдадля функции е" диапазону измененияаргументов соответствуют три области изменения Функции:ех 2 н15 г е "(1)е" (2Этим трем областям можно соотнестидва интервала изменения аргумента: для Г и 10 области 20(х мЫ (х )МСи 2 дляобласти (2)При Х/ ЗЙСП 2 в зависимости от знака Х процеесор генерирует либо с, либо О. Вычисления проводятся только для второй области изменения функции. Максимальный порядок аргумента при этомЬ-Р =Во м (3) ЗОДля вычисления функции " в указанном диапазоне необходимо выделитьцелую часть аргумента, вычислитьФункции от обоих частей аргументаи затем перемножить полученныезначения: е х ееМу. х-ела х (4)где Ю- функция от целой части аргумента;Функция от дробнбй часаргумента.Действия по приведению аргументак интервалу 0,1 начинаются послепоступления на входной регистр 145мантиссы аргумента (М), на счетчик2 порядка аргумента 7 Р) и в блок 9управления признака Функции,Если порядок аргумента не равеннулю, то в зависимости от знакапорядка алгоритм приведения к интервалу разделяется на две ветВИ.,Пусть знак порядка аргументаО,тогда при Р( Формируется сигнал6): сл если Рх с , то мантисса аргумента сдвигается влево с одно 55 временным вычитанием единицы иэвеличины порядка. Сдвиг мантиссыпродолжается до равенства порядкааргумента нулю. Разряды мантиссы,соответствующие целой части аргуменщо та, хранятся в дополнительных разрядах входного регистра 1 и проверяются затем на равенство нулю(услоние а(,)В случае присутстнияненулевых битов из запоминающегоустройства 4 выбирается значение Г723581 000 001 010 011 100 101 110 П р и м е ч а н и е. + означает наличие на выходе сдвигателя3 значения К-го разряда входного регистра 1,ЕП )( =ЕИ М +Р С 2кИмеет место равенствоЕП М-Е) тй,где 0 2 с,1;Мх,(6)(8) При Рх (О необходимый сдвиг всей мантиссы аргумента вправо не происходит, а с помощью сдвигателя 3 вправо сдвигаются лишь старшие 5 разрядов мантиссы,где 5 - число адресных входов запоминающего устройстКод, получаемый на выходах сдвигателя 3, служит адресом запоминающего устройства 8.Приведение к интервалу 0,1 аргумента функции Еп )(основано на следующем,Пусть аргумент задается выражениемРхх-цх 2 (5) где М х - мантисса аргумента Х;Рх - порядок аргумента Х.Логарифмируя равенство (5), полу- чаем М, - мантисса, сдвинутая таким образом, что может быть представлена кодом 1,2 ,2 ,)где Е - двоичная цифра числа. Сдвиг выполняется до первой ситуации, при которой перед запя ва 8. Величина сдвига зависит отвеличины порядка аргумента, но небольше 1 Работа сдвигателя 3для 5 = 10, управляемого тремя последними разрядами счетчика 2 порядка, поясняется таблицей. той устанавливается единица, т. е.можно записатьМ:М 2 к40 х к ) (9)где К - число сдвигов до получениякода (8).Таким образом45 х х = к., хЬх=Е(м г )Р сна:Спм -кЕ 2 Р 62=. Действия по прчведению аргумен О та функции к интервалу 0,1 начинаются-с анализа знака мантиссы.При отрицательном аргументе формируется сигнал Вычисление невозможно. Если знак мантиссы положительный, то аргумент сдвигаетсявлево до появления в старшем разряде входного регистра 1 единицы.Порядок аргумента соответственноизменяется пропорционально количеству сдвигов. Затем для полученияфф дробной части величины Ы (1 + 7 ) содержимое регистра сдвигает)ся ещераз влево без изменения кода в счет.чике 2 порядка. Умножение величины(Р - К) на ЕИ выполняется блоком 5 65 умножения.(16)квадранта квадранта Старшие разряды эходного регистра 1 поступают на адресные входы запоминающего устройства 8 без сдвига нд сдвигателе 3.Сведение аргумента Функции уи Х к интервалу 0,1) основано на соотношении51 П К = 51 И ( 21( К+ 9) = 51 П%(11) где К - целое число;переменная в интервале0,2% .21 С(К-Еп 1 к( =2 я: (- - Еп1 (12)=2 а-Еп - )ХОбозначим= -)еМ -2 ж 2,где 0 (2(1.Два старших разряда величины Хуказывают номер квадранта, н которомнаходится угол (,Представим величину 51 п Ч51 и 9=51 п 2 В е =51 п - 1)2где 0(М1,Вычисление 51 п (- Ч в зависимостиЯ.от квадранта, в котором, находитсяаргумент, выполняется по формулам Переход к функции со 5 х осуществляется по формуле% Со 5 Х =51 П Х+ - ). (15) В этом случае формы вычисления со Ч имеют вид:Приведение к интервалу 0,1)начинается с умножения мантиссыаргумента М на 1/2 на блоке5 умножения. Полученное произведение записывается во входной регистр1. Если порядок произведения РХ0и Рк ) О, то сдвигами влево содержимого входного регистра 1 добиваются равенства порядка нулю, т. е.получаем, переменную 2 В зависимости от номера квадранта и вида функ. -ции (51 и Х или со 5 Х ) из единицывычитается МХ , находящаяся во вход(ном регистре 1.,Для перехода от переменнойк переменной Ч М х сдвигается влево надва разряда беэ изменения порядка.йДля вычислений значений Гп 1,зп - Ч,б" "указанные Функции раскладываются в ряд Тейлора. Число членов рядаТейлора одинаково для всех укаэанныхфункций и выбирается из требований к точности нычислений. При мантиссеаргумента н 56 разрядов число членоьряда Тейлора равно 5. Вычиснениемногочлена выполняется по схеме Горнера: Е(к)=а, к(01+к(ц +к(о, к(о 4 хц 1, где с( .с(5- коэфФициенты разложения,хранящиеся н основномПЗУ 8.Последовательность дейстния для вычисления многочлена задается сигналами блока 9 управления. Первая серия управляющих сигналон производит выборку коэффициентаа 5 из запоминающего устройства и передачу его на вход блока 5 умножения. Передача производится через сумматор б, регистр 10 функции и вторую группу элементов И 11, Параллельно с работой блока умножения 5 из запоминающего устройства 8 выбирается следующий коэффициент (4 После окончания умножения х на с(5 на сумматоре б складынаются 0( и 5 Сумма фиксируется на регистре 10 функции и снова передается на вход блока умножения, Далее работа продолжается аналогично и после сложения коэффициента .ос частичным произведением окончательный результат поступает н выходной регистр 12. На этом работа процессора заканчивается до прихода нового аргумента.Применение предлагаемого процессора позволяет вычислять функции ЕК,(.п Х,51 И Х от аргументов с плавающей запятой, т. е, расширить диапазон представления аргументов. формула изобретения Специализированный процессор, содержащий входной регистр, первый выход которого соединен с первым входом блока умножения и первым входом сумматора, выход сумматора подключен К первому входу регистра функций, выход которого соединен с первым входом выходного регистра и первыми входами элементов И первой группы, выходы которых подключены ко второму. входу блока умножения, ныход блока умножения соединен со вторым входом сумматора, третий вход которого подключен к выходам элементов И второй группы, первые входы которых подключены к выходу постоянного запоминающего устройства, первый выход блока управления подключен ко второму входу выходного регистра и вторым входам элементов И первой группы, второй и третий выходы блока управления соединены соответственно со вторым входом регистра функции и со вторыми входами элементов И второй групЗаказ 928/14 Тираж 751 Подписное Ц 11 ИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва. К, Раушская наб., д. 4/5филиал ИИИИатент, г. Ужгород, ул, Проектная, 4 пы,отличаюшийс ятем,что, с целью расширения диапазонапредставления аргументов функций, внего дополнительно введены сдвигатель, запоминающее устройство исчетчик порядка, первый выход которого подключен к третьему входублока умножения, выход блока умножения соединен с первым входом входного регистра, второй выход которогоподключен к первому входу сдвигателя,выход сдвигателя соединен со входомпостоянного запоминающего устройства, .третий выход входного регистраподключен к входу запоминающего устройства, выход которого соединен счетвертым входом блока умножения, четвертый выход входного регистра подключен к первому входу блока управления, четвертый выход которого соединен с первым входом счетчика порядка, второй выход счетчика порядкаподключен ко второму входу сдвигателя и второму входу блока управления,выход сумматора соединен со вторымвходом входного регистра, второйвход счетчика порядка и третий входвходного регистра подключены к первому и второму входам процессора, квых 9 ду которого подключен выход выходного регистра. Источники информации,принятые во внимание при экспертизе1. Теория и применение математических машин, Минск, 1972.2. Патент США Р 3813529,кл. 235-132, 1973 (прототип),