Патенты с меткой «процессор»

Номер патента: 1293737

Опубликовано: 28.02.1987

Авторы: Галькевич, Гребенчук, Манько, Рвачев, Шевченко

МПК: G06F 17/10, G06F 19/00

Метки: данных, массивов, процессор

...вий (Л) регистра 60 команд соединен с входом 118 узла 63 сравнения, вход 119 узла 63 сравнения подключен к 37соответствующему выходу узла 64 Формирования адресов, выходы 120-126 уэ"ла 63 сравнения подсоединены к соответствующим информационным входам мультиплексора 65 условий, выход которого подключен к входу условий узла61 микропрограммного управления, выходы 127-131 узла 64 формирования адресов соединены соответственно с выходами 53, 54, 52, 56, 57 блока 2управления.Структурная схема узла 59 пускаостанова приведена на фиг. 3. Узел59 содержит генератор 132 тактовыхимпульсов, Л-К-триггер 133, элементИ 134 и одновибратор 135, вход 66узла 59 пуска-останова подключен квходу одновибратора 135, выход которого подсоединен к входу Л триггера...

Номер патента: 1295410

Опубликовано: 07.03.1987

Авторы: Белицкий, Зайончковский, Палагин

МПК: G06F 15/16

Метки: мультипроцессорной, процессор, системы

...триггера 88, единичныйи нулевой входы которого подключенык второй группе линий управляющеговхода 65,Микропрограммная память 55 хранит микропрограммы исполнения .системы команд блока 1, а также микропрограммы инициализации, выборки команд и перехода по запросу прерывания.Блок 2 памяти программ (фиг.5) состоит из накопителей 89, в качестве которых используются, например, микросхемы полупроводникового ЗУ, связанных между собой адресными, а также первыми и вторыми входами записи/чтения, Точка объединения адресных входов накопителей 89 подключена к адресному входу 22 (обозначенному цифрой сигнальной линии внешней связи) блока 2, а точки объединения первого и второго входов записи/чтения - соответственно к объединенному входу группы...

Номер патента: 1305704

Опубликовано: 23.04.1987

Авторы: Балашов, Куприянов, Пантелеев

МПК: G06F 17/21

Метки: логический, процессор

...И третьей. груп"пы 12 поступают на синхровход буферного регистра 19; обеспечивая записьна него минимальных решений. Содержимое счетчика 3 адреса поступает навход пуска блока 20 синхронизации, вшестом такте осуществляется анализ 10его на нуль. При неравенстве содержимого счетчика 3 адреса нулю управление передается четвертому такту,т.е. происходит ввод и анализ значе"ния следующего параметра, Если содержимое счетчика 3 адреса равно нулю, т.е. анализ всех параметров системы произведен, то управление передается седьмому такту.В седьмом такте осуществляется выбор решения для системы. По сигналус шестого выхода 77 блока 20 синхронизации, поступающем на второй входэлементов И второй группы 11, с выхода буферного 19 регистра минимальные...

Номер патента: 1312595

Опубликовано: 23.05.1987

Авторы: Воронин, Титов

МПК: G06F 15/00, G06F 9/22

Метки: микропрограммный, процессор

...разрешения информации блока 3. Содержимое соответствующих полей микро- команды с регистра 2 поступает на управляющие входы регистра 9 и регистра 10, разрешая запись на них информации, находящейся на выходе 12. Затем путем изменения содержимого разряда регистра 2, определяющего считывание микрокоманды из блока 1 или из блока 5, происходит переход в микроподпрограмму выполнения команды, записанной в блоке 1. Старший разряд мультиплексора 7, являясь управляющим сигналом для мультиплексора 8, переключает на входы управления адресом следующей микрокоманды блока 1 соответствующие выходы либо блока 1, либо блока 5.Микроподпрограмма выполнения команды из блока 1 исполняется до момента выдачи сигнала схемой 6 сравнения. Это произойдет в случае...

Номер патента: 1314349

Опубликовано: 30.05.1987

Авторы: Воробьев, Фирстов, Цеханский

МПК: G06F 11/07, G06F 15/00

Метки: процессор, фильтра, цифрового

...блока 12 производится извлечение из ячейки накопителя 3 частичной суммы с адресом, соответствующим инверсному коду среза, который получается путем переключения блока 1 инвертирования в режим инвертирования кода, установленного на входе устройства. Код частичной суммы записывается в регистр 8 и складывается в сумматоре 9 с содержимым регистра 7. Затем осуществляется сравнение полученного результата с постоянной величиной,равной сумме всех коэффициентов фильтра в схеме 10 сравнения. Если в ячейках, хранящих частичные суммы, соответствующие прямому и инверсному кодам срезов, сбоев не произошло, то в результате их суммирования образуется число, равное сумме всех коэффициентов фильтра, В случае наличия сбоев схема 10 индицирует несовпадение...

Номер патента: 1315989

Опубликовано: 07.06.1987

Авторы: Веремко, Клебанова, Салий, Шнеер

МПК: G06F 15/00

Метки: параллельный, процессор

...программной диспетчеризации управляющий сигнал Сменитьстраницу" по связи 61 поступает насчетный вход счетчика 56, увеличиваяего содержимое на единицу, и на входтриггера 59, устанавливая его в состояние "1" (занята страница), Еслисоцержимое счетчиков 56 и 57 окажется равным, т.е. блок 2 программнойдиспетчеризации запрещает страницу,которая еще занята блоком 3 программного управления, та триггер 59 останется в состоянии 1". При этом паиэ -нак занятой страницы с выхода тригг: -ра 59 поступает в блок 2 программнойдиспетчеризации, блокируя рабату последнего, Триггер 59 сбрасывается всостояние О (незанята. страница)кагц блок 3 паогр."минаа ;чоавле 1 лния вдалняет коман)тумерить с р )5989 6ницу". Управляющий сигнал "С" .нитьстраницу" по связи...

Номер патента: 1315995

Опубликовано: 07.06.1987

Авторы: Алексенко, Колесников, Куприянов, Пантелеев, Филин

МПК: G06F 17/00

Метки: логический, процессор

...пятую группу элементов И 25 и 15995 8четвертую группу элементов ИЛИ 29,либо с выхода второго регистра 8числа через седьмую группу элементов И 27 и четвертую группу элементов ИЛИ 29. Это значение являетсябольшим из сравниваемых. По сигналус,двенадцатого выхода блока 20 управления осуществляется занесение информации на третий регистр 9 числа.1 О Таким образом, в третьем регистре 9числа формируется нечеткое значениепромежуточного параметра, скорректированное с учетом вновь поступающегозначения входного параметра.15 В восьмом такте по сигналу с пятнадцатого выхода блока 20 управлениясформированное на третьем регистре9 числа значение записывается во второй блок б памяти,20 В девятом такте по сигналу с четырнадцатого выхода блока 20...

Номер патента: 1330627

Опубликовано: 15.08.1987

Авторы: Водяхо, Емелин, Пузанков, Шаляпин

МПК: G06F 7/544

Метки: вычисления, процессор, специализированный, функций, элементарных

...10 появляется ИП, содержащий АБН блока уп-25 равлеция 9, в зависимости от АБН формирует сигнал цРаэрешить эансьц (РЗ),которьп позволяет записать ИП в соответствующий блок назначения по прибытию сицхроимпульсаТ . В следующемтакте работы процессора может проиэоцти обмен данными между двумя другими блоками процессора. Каждый блокисточник ИП имеет выходной буфер стрехстабильцыми выходами, эа счет чего осуществляется работа с ИШ 10. Вкаждьп момент времени посредством бло.ка 9 с ИШ 10 взаимодействуют толькодва блока: блок-источник ИП и блокприемник данного ИП.С выхода узла 11 код функции поступает в узел 27 и узел 28 управления, номер процесса поступает в узлы 26 и 27, мантисса аргумента поступает на шифратор 16 и на сдвига тель 18, порядок...

Номер патента: 1332328

Опубликовано: 23.08.1987

Авторы: Калиш, Каневская, Ткаченко

МПК: G06F 15/00

Метки: процессор

...блока 4 памяти микрокоманд поступает адрес пусковой микрокоманды через первые входы данных коммутатора 21 15 начальной установки. Разрешается чтение микрокоманды из блока 4 памяти микрокоманд через элемент ИЛИ 22 и устанавливается в "1" разряд регистра 16, соответствующий коду адреса 20 первой микрокоманды вызываемой микропрограммы, Одновременно на входы 35-41 начинают поступать синхроимпульсы. Сигналы с входов начальной установки снимаются, когда пусковая 25 микрокоманда переписана на регистр 5 микрокоманд, При этом коммутатор 21 начальной установки переключается на прием информации по вторым входам данных. Пусковая микрокоманда опра- ВО шивает ре-истр 16 внешних переходов и через блок 18 и блок 14 памяти адресов переходов (синхровходы...

Номер патента: 1354204

Опубликовано: 23.11.1987

Авторы: Коробкин, Ситников

МПК: G06F 17/16, G06F 19/00

Метки: матричный, процессор

...до момента окончания обработки в арифметико-логических узлах 56 фрагмента,введенного ранееПосле завершенияобработки ранее введенного фрагментаего элементы данных передаются по линиям 61 и через мультиплексоры 68записываются в триггеры 69. Послеэтого без задержки введенный текущийфрагмент из триггеров 69 через мультиплексоры 70, шину 61 поступает варифметико-логические устройства. 56и в узел 57 оперативной памяти, чтопозволяет приступить к непосредственной обработке этого фрагмента.В то же время обработанный ранеефрагмент из триггеров 69 выводитсячерез мультиплексоры 70, линии 60,приемопередатчики 65, линии 66 втриггеры 63. Далее по соответствующим линиям 55 и шине 19 производится построчный вывод обработанногофрагмента из матрицы...

Номер патента: 1361574

Опубликовано: 23.12.1987

Автор: Голубев

МПК: G06F 17/14

Метки: дискретного, преобразования, процессор, фурье

...массива. В момент С навыходе интерполятора 4 формируетсяЬ интерполированных коэффициентов 50 Ве, соответствующих Ь-точечному разложению входного сигнала по гармоническим составляющим, частоты которыхрасположены в серединах частотныхинтервалов между частотами, соответствующими коэффициентам ДПФ А.Гармонические составляющие, соот 211 Кнветствующие ДПФ (А ехр 1 --- ) имеК Ь1361574 Процессор дискретного преобразования Фурье, содержащий блок Ь-то . чечного дискретного преобразования Фурье и выходной блок, выход которого является информационным выходом процессора, информационным входом которого является информационный вход блока Ь-точечного дискретного преобразования Фурье, выход результата которого подключен к входу выходного блока, о...

Номер патента: 1363243

Опубликовано: 30.12.1987

Авторы: Кухарев, Скорняков, Тропченко

МПК: G06F 17/14

Метки: дискретного, преобразования, процессор, систолический, фурье

...7 и первый вход второйсистолической матрицы 8, на второй 40 вход 1 О которой поступают весовыемножители Р (К е 1, М) . Результатдвумерного ДГФ снимается с общеговыхода 13 блока 11 сдвиговых регистров. При этом каждая ячейка блока 5 45 первой систолической матрицы 4 реализует следующие функции (фиг, 2): ВЫх Вх ф Ьых ВХ ф(К(К-)К ВЫх ф ( Эх ВхЯ исходных данных;результатов; Вых ф= вх"Вх х, х, х юХХ1 ХХ Х ХК, К 2 цК"К 1 К 1 К О 118 11 мК н ХК - матрица СК. - матрица 50вых вхВх )(ВхКаждая ячейка блока 9 второй систолической матрицы 8 реализует функции (фиг. 3):Работой процессора управляет стандартныи блок 4 синхронизации. формула изобретенияСистолический процессор дискретного преобразования Фурье, содержащий первую...

Номер патента: 1365091

Опубликовано: 07.01.1988

Авторы: Данилин, Мельников, Пересыпко, Пономарев, Щербак

МПК: G06F 15/00

Метки: микропрограммный, процессор

...контроляформирует признак отказа операционного канала. Этот признак с выхода блока 10 контроля через элемент ИЛИ 26устанавливает триггер 18 отказа вединичное состояние. На выходе одновибратора 27 формируется импульс,который через элемент ИЛИ 25 устанавливает триггер 17 запуска в нулевоесостояние. На этом процессор заканчивает свою работу.Если в очередном такте работы устройства в сформированной нанокомандеошибка не обнаружена, то процессорпродолжает функционирование аналогично описанному.При выдаче последней микрокомандымикропрограммы выдается признак окончания работы. Этот признак через элемент ИЛИ 25 устанавливает триггер 17запуска в нулевое состояние, а такжеразрешает запись очередной командыиз регистра 4 команд на регистр 5 адреса...

Номер патента: 1368889

Опубликовано: 23.01.1988

Автор: Буняк

МПК: G06F 17/14

Метки: периферийный, процессор, сигналов

...разряды адреса, указанные вектором маски (соответствующие разря 7 1368889Я ды Ч; = 1) маскируются с помощью по- сигнала счетчик 36 увеличивает свое стоянной 63 памяти нулевыми разряда- состояние на единицу и на его выхоми по состоянию счетчика 58, что мож- де 50 появляется адрес следующей кано представить следующим уравнением: 5 манды. Каждая команда, которую выполняет арифметический блок 11, состоит из последовательности микрокоа, = П где 1 с : Б = 1, манд, которые записаны в блоке 40постоянной памяти, Синхрониэацию вык 10 полнения микрокоманд осуществляютч= счетчик 35 и узел 41 дешифрации команд. По завершению текущей командыПо завершению каждого цикла об- блок 41 формирует сигнал 37 чтения мена задним фронтом сигнала 65 счет-...

Номер патента: 1372328

Опубликовано: 07.02.1988

Авторы: Жиляев, Иванов, Кладов

МПК: G06F 11/36

Метки: контролем, микропрограммный, процессор

...произойдет. В предпоследнеймикрокоманде выполняемой микропрограммы производится обращение операционного блока к запоминающим устройствам за кодом следующей команды, врезультате к моменту извлечения последней микрокоманды микропрограммына информационном входе регистра 2команд находится код следующей команды. В последней микрокоманде БИТ ККустановлен в "1", поэтому в качествеадреса микропрограммы будет использован код очередной команды.При работе блоков предложенногопроцессора производится контроль исполнения микропрограммы, так как сбоив аппаратуре процессора могут пРивести к выполнению другой последовательности микрокоманд или к выборке неправильного кода микрокоманды, Приэтом в процессоре контролируется всеполе микрокоманды и...

Номер патента: 1381532

Опубликовано: 15.03.1988

Авторы: Байда, Кривоносов, Супрун, Тимонькин, Ткаченко, Харченко

МПК: G06F 15/00

Метки: данных, массивов, процессор

...выходом блока хранения условий и блокировки.3. Процессор по п. 1, отличающийся тем, что блок анализа содержит мультиплексор, первый и второй сумматоры по модулю два, элемент И-НЕ, причем первый, второй, третий и четвертый информационные входы блока анализа соединены соответственно с первым информационным входом мультиплексора, первыми входами первого и второго сумматоров по модулю два и первым входом элемента И-НЕ, выход которого является первым информационным выходом блока анализа, вход знака результата блока анализа соединен с вторыми входами второго и первого сумматоров по модулю два, выход которого соединен с вторым входом элемента И-НЕ и вторым информационным входом мультиплексора, выход второго сумматора по модулю два, шина...

Номер патента: 1381533

Опубликовано: 15.03.1988

Авторы: Касьянов, Чепурнов

МПК: G06F 15/00

Метки: выполнения, математических, операций, процессор

...блок 7 ззгруж;гсцкодом ошибки, если оцз ичла мело црц выполнении операции. Если оцибок це обнаружено, в блок 7 записывается цуль.45 Рассмотрим использование блока памяти12 адресов и констант. В процессвычисл- ния, например БПФ, элементарных функций возникает необходимость в использовании различных математических постоянных.Так, для вычисления БПФ разчернстц Х 50 необходимо иметь Х/4 значений отсчтоцкосинуса на интервале О, л 2. 11 рц вычислении значений элементарных функций через разложение последних в ряд цсобходичо ичеть коэффициенты ряда. Такие величины, как2, л часто использунтся кзк мзсцтзбирующие множители. Для сдвига дзццых на определенное число разрядв ц) жцо вцзчале установить программный ччик ццкла, загрузив в него...

Номер патента: 1388892

Опубликовано: 15.04.1988

Авторы: Зайцев, Нагулин

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...из блока 14 оперативной памяти в нормальном порядке используется формирователь 6 адреса оперативной памяти, реализующий преобразование 55д кода Я , Я к9 о ступающего от формирователя 5 сигналов приращений по формуле,+ 9,+ (пюд 2), рс 1 К,1=К Кф 5,;= Режим обработки устройством комплексной входной последовательности во многом аналогичен режиму обработки действительной последовательности, поскольку реализуемые специальный алгоритм БПФ действительной последовательности и стандартный алгоритм комплексной последовательности имеют одинаковую структуру. Отличие заключается в следующем, В случае обработки комплексной последовательности при нулевом значении показателя весового коэффициента по управляющему сигналу от дешифратора 13...

Номер патента: 1399763

Опубликовано: 30.05.1988

Авторы: Горшкова, Дейцева, Любченко, Майоров

МПК: G06F 17/13

Метки: процессор, узловой

...в сумматоре 11. Если про"цессором моделируется плоская область, то р не превышает 8 и сигналснимается с выхода четвертого разряда счетчика 16. Этим сигналом уста5 1399763 навливается в "О" триггер 18, произ- и водится сдвиг кода в регистре 3 сдви- у га начальных данных и через элемент ч Ч 21 сдвиг кодов в сдвигателях.8.5нПо завершении а циклов итерации ф сигнал с выхода счетчика 17 блокирует и работу элемента И 21 и через элемент р И 22 заносит код с выходов сдвигате- в ля 7 на сдвигатель 8, а также сбра О и сывает в "О" счетчик 17. В элементах л И 1 О выполняется поразрядное умноже- к Ние входной информации на соответст- ц вующие коэффициенты. В сумматоре 11 щ Производится сложение получаемых раз в рядов произведения. В начале каждого...

Номер патента: 1406595

Опубликовано: 30.06.1988

Авторы: Сохина, Сырель

МПК: G06F 9/22

Метки: контроллера, программируемого, процессор

...в регистры общего назначения АЛБ 13 за"списываются необходимые константы,модификатор 8 микропрограмм устанавливается в режим "Начальная установка31 сбрасывается регистр 5 управлениявводом-выводом, устанавливаются флаги. Счетчик адреса РПП (рабочая программа пользователя) устанавливаетсяна номер первой команды РПП. Подсчетчик адреса РПП отведен РОН 15 АЛБ 13. Распределение функций регистров общего назначения (фиг.7) позволяет свести к минимуму количество об- З 0 менов между процессором и периферий-. ными устройствами. Помимо четырех режимов работы процессора, устанавливае 35 мых модификатором . 8 микропрограмм (начальная установка, программирова.ние, обработка, индикация), которые определяют адрес в каталоге, на который выходит...

Номер патента: 1415064

Опубликовано: 07.08.1988

Авторы: Баграмов, Зарубин, Мельников, Щербак

МПК: G01B 21/00

Метки: неразрушающего, процессор

...на вход БВИ 8, где,преобразуясь в сигнал управления,1 еформирует управляемое зеркало 5.излучение когерентного источника 1формируется формирователем 2 в волйу с плоским фазовым фронтом, котоРая разделяется в оптическом блоке 3на волны опорную 25 и информативную26. Волна 25 приходит на голограмму6, сохраняя плоский фазовый фронт,а волна 26 модулируется по пространственной фазе управляемым зеркалом 5И также направляется на голограмму6. Волны 25 и 26 дифрагируют на гоЛограмме 6, образуя шесть порядков,дифракции из которых в оптическомпереходнике выделяют две пары волн2 и 28, которые направляются навход телевизионной камеры 10, гдеобразуют интерференционную картину.В свою очередь, волны 29 и 20 направляются на экран, где также...

Номер патента: 1418745

Опубликовано: 23.08.1988

Автор: Исмагилов

МПК: G06F 17/14

Метки: базисам, подобным, преобразования, процессор, сигналов, хааро, цифровых

...свторым элементом а, первой строкиматрицы А и сумматор 15 производитсуммирование текущего результата умножения,со значением произведенияЯа 1, предыдущего цикла обработки,котооое поступает на второй вход сумматора 15 через открытый ключ 17 свыхода Х -го регистра сдвига. На этомтакте тактовые импульсы подаются врегистры 16, - 16 сдвига и информацияк 2в них сдвигается, при этом в первомрегистре 16 сдвига записывается произведение ,а кпредыдущего циклаобработки. На следующем (2 К 1+1)мтакте в умножителе 13 Я умножается1на элемент а и суммируется созначением Я,а , предыдущего цикла свыхода К 2-го регистра сдвига, т.е.формируется частичная сумма Р 2= Я,а 2 + Я 1 а . Таким образом осуществляется К -2 последовательных формирований...

Номер патента: 1425709

Опубликовано: 23.09.1988

Авторы: Золотой, Легонин, Садыхов, Шаренков

МПК: G06F 17/14

Метки: быстрого, преобразования, процессор, фурье

...счетчиком 17 (И)-го адреса счетчик 33 обнуляется и на его выходе переноса формируется сигнал окончания процедуры перестановок, который поступает на вход узла синхронизации и запускает одно- вибратор 8, который устанавливает триггер 9 в "1", а счетчики 17 и 33 и триггер 32 обнуляется. Тем самым блок 4 адресации вновь готов к работе. При подаче на вход блока 4 адресации низкого потенциала запрещено формирование сигнала записи и реализуется режим считывания иэ блока 3.Процессор быстрого преобразования Фурье работает следующим образом.Исследуемый. процесс поступает на вход блока 1 вычисления коэффициентов фурье, на выходе которого формируются спектральные коэффициенты в обратном двоичном порядке, поступающие последовательно через...

Номер патента: 1462339

Опубликовано: 28.02.1989

Авторы: Астахов, Галич, Иванов, Сыров, Труфанов

МПК: G06F 15/00

Метки: микропрограммный, процессор

...45адрес в регистре 19 и сигналы управления на первом и втором входах коммутатора 14. Если же сигнал обращенияпо микрокоманде приходит во времяобращения к блоку 1 со стороны внешних входов микропрограммного процессора, на первом входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 21 имеется сигнал с деапратора 22, В результате триггер 17не перебрасывается и срабатываетэлемент 23, подающий сигнал на второй вход генератора 18. Генератор 18приостанавливается, задерживая выполнение микрокоыанды на время, .пока не снимется сигнал на первом вхо" де элемента 21. После его снятия срабатывает элемент 21, триггер 17 сбрасывается, снимается сигнал на выходе элемента 23, и генератор 18 продолжает работать. Происходит чтение или запись в блок 1 по микрокоманде. Если...

Номер патента: 1462348

Опубликовано: 28.02.1989

Авторы: Завизиступ, Колодяжный

МПК: G06F 17/00

Метки: множеств, нечетких, операций, процессор, реализации, элементами

...либо запись новогопризнака,35либо сравнениепоступившего признака ипризнака слова, ранее хранимогов запоминающей ячейке, в схеме 24сравнения. При их совпадении триггер25 устранавливается в "единичное 40состояние". Наличие уровня "1"на выходе триггера 25 совпаденияразрешает работу информационнойчасти запоминающей ячейки, т.е. когдавыход триггера 25 находится в состоянии "1", возможны запись илисчитывание информации с триггеровгруппы 31, причем запись информациив триггеры группы 31 или считываниебудут зависеть от сигнала, поступившего с выхода управляющей памяти,на входе 32. Записываемая информация поступает на входы 33 запоминающей ячейки. После записи в триггеры группы 31 она может быть переданана выходную шину 29 через...

Номер патента: 1471200

Опубликовано: 07.04.1989

Авторы: Голубев, Кухарев, Скорняков, Тропченко

МПК: G06F 17/14

Метки: процессор, сигналов, систолический, цифровой

...второго коммутатора 20 систолические.матрицы 7 и 8 в совокупности с блоком 9 и сумматором выполняют обратное преобразование Фурье над данными, поступающими из блока 6 в первую систолическую матри цу 7. При поступлении управляющего сигнала у= 0 на управляющий вход второго коммутатора 20 происходит отключение выхода указанного коммутатора от входа элемента НЕ 21, и (независимо от управляющего сигнала уна управляющем входе второго коммутатора 20) отсчеты данных поступают с выхода коммутатора только на вход5 147 умножителя 25, При поступлении управляющего сигнала у = 1 на управляю 5щий вход третьего коммутатора 22 происходит отключение выхода элемента НЕ 21 от входа умножителя 25 и подключение выхода узла регистров 24 к входу умножителя...

Номер патента: 1476464

Опубликовано: 30.04.1989

Авторы: Витковский, Склема

МПК: G05B 19/18, G06F 9/00

Метки: контроллера, однобитовый, программируемого, процессор

...ИЛИ 69сигнал СОСТ будет иметь "0" при обработке инструкций Х 1, ХЗ, Х 5, Х 7 30 и Х 9 и "1" при обработке инструкцийХ 2, Х 4, Х 6, Х 8, Х 10, т.е. датчикиуправляемого объекта, соответствующие элементам Х 1, ХЗ, Х 5, Х 7 и Х 9включены, а остальные датчики выключены, что в результате обработкиобеспечивает выключение исполнительных механизмов, относящихся к элементам У 1 и УЗ, и включение исполнительного механизма, относящегося к эле менту У 2.При обработке инструкциипо сигналу С 1 происходит изменениесостояния процессора, т.е. обработкаинструкции -1:-, а по сигналу С 2 про исходит обработка инструкции 11- .При обработке инструкции типа С-Опо сигналу С 1 осуществляется обработка инструкции , а по сигналу С 4обработка инструкции 3-,...

Номер патента: 1501089

Опубликовано: 15.08.1989

Авторы: Веревкин, Дорский

МПК: G06F 15/00, G06F 17/17

Метки: аппроксимационной, информации, процессор

...ся в него сигналом с второго элемента задержки 9 и т.д. В результате во всех сумматорах 2 и 8 будет записана величина Г(-Б). Следующий тактовый сигнал с входа 19 может посту пить до окончания суммирования во всех сумматорах Я, но задержка должна быть такой, чтобы новый тактовый сигнал не помешал процессу суммирования на предшествующем такте. Поскольку разрядность сумматоров 8 увеличивается по мере удаления от входа устройства, максимальное время суммирования будет у последнего сумматора 8. Это время и определяет максимальную скорость приема информации.Второй информационный код Г(-0+1) на комбинационном сумматоре 22 сумматора 2 складывается с содержимым ре 89 6гистра 23, а второй тактовый сигнал записывается в регистр 23 сумматора 2...

Номер патента: 1517034

Опубликовано: 23.10.1989

Авторы: Дрель, Мугинштейн

МПК: G06F 15/00, G06F 9/22

Метки: микропрограммный, процессор

...разрядов с регистра 12 начетырехразрядный счетчик 9, а такжеобнуление старших пяти разрядов адреса операнда, Обнуление старших пятиразрядов адреса операнда производится путем логического умножения константы с нулями в четырех старшихразрядах на содержимое регистра 12связи с блоками памяти, что осуществляется в операционном блоке 1,В четвертой и пятой микрокомандахпроизводятся прием результата логического умножения, полученного насумматоре 28, на регистр 11 адреса,обнуление регистра 15 констант, выдача сигнала обращения эа операндомпо управляющему выходу 26, а такжевыдача управляющего сигнала навход мультиплексора 16, переключаяего для работы с информационного вхо 5да 27 процессора.В шестой микрокоманде производятся прием...

Номер патента: 1517035

Опубликовано: 23.10.1989

Автор: Зайончковский

МПК: G06F 15/16

Метки: мультипроцессорной, процессор, системы

...чтения памятидругим процессором (фиг.3).Микропроцессор выставляет на адресном выходе 27 код адреса внешней5памяти, а на управляющих выходах 29,31, и 32 - соответственно сигналылогического "0", логического "0" илогической "1", что приводит к появлению сигнала логической "1" на выходе 35 (" Запрос шины"), В то жевремя другой процессор производитактивное чтение содержимого ячейкипамяти, обращения к которой требует и пассивный процессор. При появлении сигнала готовности на входе38 устройства в пассивном процессоресрабатьвает формирователь 8 импульсов, который через элемент И 16 устанавливает в "1" триггер пассивногодоступа, поскольку на второй входэлемента И 16 поступает сигнал логической "1" с выхода схемы 9 сравнения, указьвающий что...