Процессор для быстрого преобразования фурье

(22) Заявлено 16.01.78 (21)2573.180/18-24с присоединением заявки рв(5 т)М. Кл. Ь 06 Г 15/34 Гссударстввкный комитет ло делан кэвбретвкий и открцткй(54) ПРОЦЕССОР ДЛЯ БЫСТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ Изобретение относится к автоматике и вычислительной технике и может быть использовано в составе информационных кон плексов в качестве устройства обработки информации в реальном масштабе времени.Известно устройство для быстрого преобразования фурье, содержашее блок регистров арифметическое устройство, блок памяти, блок формирования весовых коэф 10 фициентов, устройство управлении 11Недостаток данного устройства - не возможность работы с многоканальной измерительной аппаратурой.Наиболее близким по технической сушности к изобретению является устройство, содержашее устройство управления, первый выход которого подключен к первому входу арифметического устройсттэа второй в .ход к первому входу блокафор- О мирования весовых коэффициентов, третийк первому входу блока выработки индек са, четвертый - к первому входу блока памяти, второй вход которого подключен 2к первому выходу блока выработки индекса, второй выход которого подключен ко второму входу блока формирования весовых коэффициентов, выход которого соединен со вторым входом арифметичес кого устройства, третий вход которого соединен с первым выходом блока регист. ров а выход - с первым входом блока регистров, второй вход которого соединен с выходом блока памяти, а второй выходс третьим входом блока памяти 21 .Недостаток этого процессора - невозможность одновременного вычисления на основе алгоритма быстрого преобразования фурье мгновенных спектров сигналов многоканальной аппаратуры в широком диапазоне частот и в реальном масштабе вреМени, особенно в случае, когда время анализа ограничено и сигналы с датчиков измерительной аппаратурь не могут бь.ть воспроизведены, Известное устройство не обеспечивает параллельное квантование сигналов одновременно со всех выходов канальной измерительной ппаратуры,3 7347 многократную реализацию процедуры бьстрого преобразования Фурье по мере накопления отсчетов.Цель изобретения - расширение функ цио пап ьных возможностей процессора5 для обеспечения работы с многоканальной измерительной аппаратурой в реальном масштабе времени.Поставпенная цепь достигается тем, что в процессор, содержащий устройство 10 управления, первый выход которого иод ключен к первому входу арифметического устройства, второй выход - к первому входу блока формирования весовых коэффициентов, третий - к первому входу 15 бпоея выработки индекса, четвертый фк первому входу блока памяти, второй вход которого.подклвчен к первому выходу блока выработки индекса, второй выход которого подключен ко второму входу 20 блока формирования весовых коэффициентов, выход которого соединен со вторым входом арифметического устройства, третий вход которого соединен с первым выходом блока регистров,. а выход - с 25 первьм входом бпока регистров, второй вход которого соединен с выходом блока памяти, а второй выход - с третьим входом блока памяти, дополнительно введены блок приоритетов, блок формирования 30 адреса, преобразователь сигналов, состоящий из блока управпения преобразователем сигнапов, полосовых фильтров нижних частот, полосовых фипьтров средних частот, голосо вых фильтров верхних частот аналогового з 5 коммутатора нижних частот, анапогового комм утатора средних частот, аналогового коммутатора верхних частот, аналого-цифро вого преобразователя нижних частот, аналого-цифрового преобразователя средних час тот, аналого-цифрового преобразователя верхних частот, при этом входы анапогог: о коммутатора нижних частот через поп-седые фильтры нижних частот соедннень со входами процессора, а в:.;д - са .:,;.едем 45 аналого-цифрового преобразователя нпж - них частот выхог к.торого с: нивен третьим входом блока регистров ходы аналогового коммутатора средних частот соединены со входами процессора, а вы ход - со входом аналого-цифрового преобразователя средних частот, выход которого соединен с четвертым входом блока регистров, входы анапогового коммутатора верхннх частот через попховые фипьт ры верхних частот соединены со входами процессора, а выход - со входом анапа-. го-цифрового преобразователя верхних 13 фчастот, выход которого соединен с пугым входом блока регистров, первый выход Йока управления преобразоватепем сиг- палов соединен с управляющими входами аналоговых коммутаторов нижних, средних и верхних частот, второй - с управляющими входами анапого-цифровых преобразователей нижних, средних и верхних частот, третий, - с четвертым входом блока памяти, а первый вход блока упранпения преобразоватепем сигналов с первым выходом блока приоритетов, второй выход которого соединен с первым входом блока формирования адреса вььход которогосоединен с пятым входом биска памяти, а третий выход блока приоритетов подкпючек ко второму входу блока выработки индекса, пятый, шестой и седьмой выходы устройства управлейия подключены соответственно ко входу бпока приоритетов, второму входу блока формирования адреса и второму входу блока управления преобразователем сигналов.На чертеже представлена блок-схема предпоженного процессора.Процессор содержит блок 1 регистров, арифметическое устройство 2, блок 3 памяти, блок 4 выработки индекса, блок 5 формирования весовых коэффициентов, устройство 6 управленияпреобразователь 7 сигналов, блок 8 приоритетов, блок 9 формирования адреса массивов. Преобразователь 7 сигналов содержит аналоговый коммутатор 10 нижних частот, аналогоцифровой преобразователь 11 нижних ,частот, аналоговый коммутатор 12 сред,них частот, аналого-цифровой преобразователь 13 средних частот, аналоговый коммутатор 14 верхних частот, аналого цифровой цреобразоватепь 15 верхних частот, блок 16 управпения преобразоватепем сигналов попосовые фильтры 17 нижних частот, попосовые фнпьтры 18 средних частот, полосовые фильтрь 19 верхних частот.Процессор работает следующим образом.Аналоговые сигналы с выходов каналов измеритепьной аппаратуры поступают на входы попосовых фильтров 17-19. На выходе каждого из измеритепьных кана- лов устанавливается фильтр 17 нижних частот, фильтр 18 средних частот, фильтр 19 верхних частот. С выходов попосовых фильтров 17 нижних частот сигналы поступают на вход аналогового коммутатора 4.0 нижних частот, который производитпоочередчое подключение выходов поло совых фильтров 17 нижних частот ко входу впало го-цифрового преобразователя 11 нижних частот. Аналого-цифровой преобразователь нижних частот по сигналам блоке управления преобразователем 16 5 сигналов производит замеры аналоговых величин с выхода аналогового коммутатора 10 нижних частот, производя тем самым временное квантование сигналов нижней полосы, Аналого-пифровой преоб- О разователь 13 средних частот совместно с аналоговым коммутатором 12 средних частот, полосовыми фильтрами 18 средних частот выполняет операцию временного квантования средней частотной полосы, Аналого-цифровой преобразователь 15 верхних частот, совместно с аналоговым коммутатором 14 верхних частот и полосовыми фильтрами 19 верхних частот, производит временное квантование верхней частотной полосы, Отрезок времени, в течение которого необходимо произвести исследование частотных параметров, разбивается нв К интервалов длительностью25Период квантования на верхней частоте всегда меньше минимальной длитель ности интервала Тв= (,0,1 - : 02 Тч, ыа средней частоте Т = Т а период квантования на низкой частоте ЗОт- .5- О Т. Синхронизируюшие импульсы стабилизированной частоты, необходимые для организации операций квантования, вырабать.ваются в устройстве 6 управления и поступают на выход дополнительного блока 16 управления, Блок 9 формирования адреса предназначен для выработки40 текуших адресов при операциях формирования массивов. Блок 8 приоритетов предназначен для обеспечения приоритетности выполнения операций пропессором при работе в реальном масштабе времени.45 Накопление количества выборок М , необходимого для реализации пропедуры быстрого преобразования фурье для всех г 1 каналов по средней и нижней частотной полосе в течение каждого интервв 50 ла Т р производится параллельно с юочередной реализацией алгоритма быстрого преобразования фурье для массива выбсьрок для верхней полосы, Сигнал приостанова загрузки, вырабатываемый в блоке55 16 упоавления преобразователем сигналов, поступает в блок 8 приоритета и определяет временный интервал, е течение которого блок 3 памяти не занят формирова 13 6кием массива исходных данных. Операция загрузки замеров имеет высший приоритет, все остальные операции процессора, связанные с обращением к блоку 3 памяти, возможны в интервалах между обращениями к блоку 3 памяти для загрузки замеров. Окончание загрузки массивовиз М результатов замеров сигналов с фильтров верхней полосы частот определяется блоком 9 формирования адреса,который вырабатывает сигнал, н блоком 8 приоритетов. Если в каком-нибудь интервале времени заканчивается одновременно загрузке массивов для низких и средних частот, то в блок 8 приоритетовпоступает одновременно несколько ситивлов окончания загрузки массивов, приатом приоритетность в отношении замеровразличных частотных полос распределена следующим образом: первый приоритетимеет замеры верхней частотной полосЬ,последующие приоритет ы - замерь среднейи нижней полосы соответственно. Блок8 приоритетов, исходя из условий приоритетности, вырабатывает и посылает в блок 9 формирования адреса сигналразрешения начала операции пересылкимассива сигнала к-го канала верхней полосы частот. Блок формирования 9 адреса по сигналу приостанова загрузки массивов нижней и средней полосы частот, выдаваемого блоком 7 преобразования, производит пересылку избранного массива в массив рабочих ячеек блока3 памяти. По окнчании операции пересылка массива замеров к-го канала верхней частотной полосы в рабочие ячейки блок 9 формирования адреса вырабатывает сигнал окончанчя формирования массива, который поступает на вход блока 8 приоритетов. Исходя из условий приоритетности, блок 8 приоритетов вырабатывает сигналы, поступающие вблок 4 выработки индекса и устройство 6 управления, по которым начинается выполнение пропедуры быстрого преобразования Фурье, и по окончании данной процедуры вырабатывает сигнал окончания вычисления, поступающий в блок выработки индекса 4 и в блок 8 приоритетов, Блок 8 приоритетов выдает сигнал размещения переписки и упаковки, поступаюшпй в блок 9 формирования адреса, который приступает кпере сылке и упаковке массива из рабочих ячеек в массив результатов вычислений, Сигнал окончания операций пересылкп и упаковки из блока 9 формирования адреса поступает в блок 8 приоритетов, Получивданный сигнал, блок 8 приоритетов выдает в блок 9 формирования адреса разрешение на Огерацию пересылки следуюшегомассива замеров в массив рабочих ячеек,.и рабочий цикл процессора по реализациибыстрого преобразования фурье повторяется для всех массивов квантованных сиг.налов верхней полосы частот,При накоплении в блоке памяти количество выборок й в средней полосе частот производится реализация алгоритмабыстрбго преобразования фурье дляэтих выборок поочередно для каждого канала, однако лишь в том случае, еслипроцессор не занят в это время реализацией процедуры быстрого преобразованияфурье для верхней полосы частот. Принакоплении в блоке памяти количествавыборок М в нижней полосе частот производится реализация алгоритма быстрогоперобразования фурье для верхней и средней полосы частот,Предлагаемый процессор позволяетсократить время исследования объектовв два и более раз, при этом годовойэкономический эффект достигает десяткии сотни тысяч рублей. Более обоснованнуювеличину экономической эффективностиможно определить в процессе внедренияпредлагаемого устройства,формула изобретенияП цессор для быстрого преобразования фурье, содержащий устройство управления, первый выход которого подключен к первому входу арифметического устройства, второй выход - к первому входу блока фо мирования весовых коэффициентов, фортретий - к первому входу блока выработки индекса, четвертый - к первому входу блока памяти, второй вход которого подключен к первому выходу блока выработки индекса, второй выход которого подключен ко второму входу блока формирования весовых коэффициентов, выход которого соединен со вторым входом арифметического устройства, третий вХод которого соединен с первым выходом блока регистров, а выход - с первым входом блока регистров, второй вхдд которого соединен с выходом блока памяти, а второй выход - с третьим входом блока памяти, о т л и ч а ю ш и й с я тем, что, целью расширения функциональныхвоз можностей за счет обеспечения работы с многоканальной измерительной аппара турой в реальном масштабе времени, в 4713 8него введены блок приоритетов, блокформирования адреса, преобразовательсигналов, состоящий из блока управленияпреобразователем сигналов, полосовых15 фильтров нижних частот полОсовых фильтров средних частот, голосовых фильтровверхних частот, аналогового коммутаторанижних частот, аналогового коммутаторасредних частот, аналогового коммутато ра верхних частот, аналого-цифровогопреобразователя нижних частот, аналогоцифрового .преобразователя средних частот,аналого-цифрового преобразователя верхних частот, при этом входы аналоговогокоммутатора нижних частот через соответствующие полосовые фильтры нижнихчастот соединены со входами процессора,а выход - со входом аналого-цифровогопреобразователя нижних частот, выход Ю которого соединен с третьим входом блока регистров, входы аналогового коммутатора средних частот через соответствующие полосовые фильтры средних частотсоединены со входами процессора, авыход - со входом аналого-цифровогопреобразователя средних частот, выходкоторого соединен с четвертым входомблока регистров, входы аналогового коммутатора верхних частот через соответствуюшие полосовые фильтры верхнихчастот соединены со входами процессора,а выход - со входом аналого-цифровогопреобразователя верхних частот, выходкоторого соединен с пятым входом блока 35 регистров, первый выход блока управления преобразователем сигналов соединенс управляюшими входами аналоговыхкоммутаторов нижних, средних и верхнихчастот, второй - с управляюшими вхо О дами аналого-цифровых преобразователейнижних, средних и верхних частот, третий - с четвертым входом блока памяти,а первый вход блока управления преобразователем сигналов с первым выходом 45 блока приоритетов, второй выход которого соединен с первым входом блокаформирования адреса, выход которогосоединен с пятым входом блока памяти,а третий выход блока приоритетов под 56 ключен ко второму входу блока выработкииндекса, пятыйшестой и седьмой выходыустройства управления подключены соответственно ко входу блока приоритетов,второму входу блока формирования адреса и второму входу блока управленияпреобразователем сигналов.Источники информации,принятые во внимание при экспертизе734713 10тура многофриционального процессорана основе быстрою преобразованияфурье.Ъвтометрия,"1973, Ию 3, с.5-10( прототип),9 1, Авторское свидетельство СССР382091, кл. б 06 Г 15/34, 1973. 2, Ефанов В. МКоршевер И, П.,Лобастов М. В. и Метушкии Г.Г, Струк Составитель А. Зоринедактор Ю. Петрушко Техред А. Шепанская Корректо о 5 Фллплл П"Гатент", г, Ужгород, ул, Проектная, 4 акад 2226/13 Ш.1 ИП 1 Гос по дела 113035, Мос