Патенты с меткой «процессор»

Номер патента: 1691847

Опубликовано: 15.11.1991

Авторы: Мельник, Цмоць

МПК: G06F 15/16

Метки: процессор, систолический

...обработки в первую область блока 33 памяти устройства 102 обмена в ячейки состояния данных областей блока памяти соответственно первого 101 и второго 102 устройств обмена записывается нуль и единица. Одновременно с обработкой массива с первой области блока 33 памяти устройства 101 обмена во вторую область блока 33 памяти данного устройства обмена с входа 3 загружается второй массив данных со своей управляющей информацией, По окон- чании загрузки информации во вторую область блока 33 памяти устройства 101 обмена в ячейку состояния данной области блока 33 памяти записывается единица. По завершении обработки первого массива данных и загрузки результатов данной обработки в блок 33 памяти устройства 102 обмена вычислительный модуль 111...

Номер патента: 1697082

Опубликовано: 07.12.1991

Авторы: Кричевский, Любарский, Якуба

МПК: G06F 15/00, G06F 15/78

Метки: микропрограмируемой, процессор, эвм

...стека, указывающем на длину и размещение в стеке операнда, к которому осуществляется доступ, Длина поля обращения может устанавливаться по информации из блока 4 настройки, блока 10 установки типа и длины поля данных и фиксированной (нулевой) ячейки первого блока буферной памяти в блоке 8 дескрипторов. Эти данные поступают в узел 34 стековых операций через входы 38-40 блока 12 стековой памяти операндов. Значение текущей длины выдается через выход 44 блока 12 стековой памяти операндов. При операциях откачки/подкачки зто значение содержит также номер начального бита в М-разрядном слове. Узел 34 стековых операций вырабатывает сигналы "Текущая длина равна нулю", "Пересечение позиции стека" и "Пересечение границ стека", которые через...

Номер патента: 1700564

Опубликовано: 23.12.1991

Авторы: Горбачев, Сакун, Шейнин

МПК: G06F 15/00, G06F 15/16

Метки: микропрограммным, процессор, управлением

...шину 34 адреса все время до следующей записи информации в регистр 7.Блок 8 оперативной памяти предназначен для хранения промежуточных результатов операций микропрограммного процессора. Блок 8 записывает информацию, появляющуюся на шине 33 данных, по сигналу записи данных, поступающему с одноименного выхода дешифратора 5 управляющих микроинструкций. Блок 8 обеспечивает выдачу информации на шину 33 данных по сигналу чтения, поступающему с выхода чтения регистра 4 микрокоманды, Адрес обращения к блоку 8 соответствует информации на шине 34 адреса, Выход блока 8 имеет три состояния,Блок 9 синхронизации предназначен .для формирования управляющих синхросигналов процессора, генератор 77 синхроимпульсов - для формирования на своем выходе...

Номер патента: 1702388

Опубликовано: 30.12.1991

Автор: Астахов

МПК: G06F 19/00

Метки: дискретного, косинусного, преобразования, процессор

...при ГКНТ СССР 113035, Москва, Ж, Раушская нэб., 4/5 роизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 10 7 памяти последовательно все й значений Х(п), предварительно занесенные в блок 7 памяти. В начале каждого такого цикла из И тактов под действием управляющих сигналов с выхода генератора 1 накапливающий 5 сумматор 10 обнуляется, а новое значение К со счетчика 2 через коммутатор 4 записывается в регистр 6. В последующие такты коммутатор 4 переключается и в регистр 6 в каждом такте записывается уже сумма 10 предыдущего значения регистра 6 и удвоенного значения К (благодаря подключению 1:разрядов значения К со счетчика 2 к первому входу сумматора 3 со смещением на 1 разряд, т.е. начиная с разряда 1 и кончая...

Номер патента: 1705834

Опубликовано: 15.01.1992

Авторы: Зорин, Силин

МПК: G06F 15/20, G06F 9/06

Метки: процессор, специализированный

...отме 1 а дэнгьги с предыдущ 11 м кэскьдол специализированных процессоров 1.фО-М 15. При изменениизначения признака аналогичным обрэзогл происходит перексммутэция так, что с ьы:сл 1 тельнм бло."-.ом 7 работает узел 56 памяти данных, э с входной гэгистралью ЫО-М 5 - узел 55.Пр 1 та,о 1 о гнизац 111 вь 11 слитсль ный блок 7 оед.",т г. брэбот:у дэкн,;х оо оза- ИГ.101:.:.а,ст 11. с о. ";11 м 11 з узлов5 1 л 56 гэлг. л друго; , это ор;.мя эаг. ляется дглнюми результэтоо обработки ,ре 1 ьдущсго каскада спсцидлизроочнньх процессороо, оыходы которых под:л,с",снь к магистрали МО-М 5, Кроме того, блок 6 обмсид данными кдкдого спсциалзроодНного процссссрд (СП) оьрдбдтыодст необхо;и мые сигндлы для снхронэдции обмена. Запись адрссд ячсйк оперативной...

Номер патента: 1725224

Опубликовано: 07.04.1992

Авторы: Грездов, Космач, Лещенко, Лобок, Логвиненко

МПК: G06F 15/00, G06F 15/78

Метки: процессор

...операнда поступает через блок 1 на первый информационный вход-выход 12 процессора. По тактирующему сигналу хз происходит выдача управляющих сигналов на выходы поля внешнего управления 18 процессора, а также производится запись нового значения операнда на место его прежнего значения в блоке 7 оперативной памяти. В дальнейшем при отсутствии сигнала запроса на обработку следующим т снимается сигнал "Процессор занят", и процессор переходит в режим ожидания.Для преобразования операндов неалигативного типа одновременной подачей сигналов "Запись" и "Обработка" на вход 15 режима работы и синхронизации может устанавливаться режим, при котором поступающий с общих шин вычислительной системы операнд перед записью в блок оперативной памяти и...

Номер патента: 1725227

Опубликовано: 07.04.1992

Авторы: Гагарин, Шифрин

МПК: G06F 15/332

Метки: быстрых, дискретных, преобразований, процессор

...сигнала а 11 от БУ, сложение на сумматоре-вычитателе 5: Ве(а) + Ве(Ь), Для выполнения этой операции на входы КОП сумматора-вычитателя подается код, соответствующий операции сложения, мультиплексоры 15 и 16 выбирают операнды Рег.6 и Рег.7 под управлением сигналов а 9, поступающих от БУ через дешифратор выбора операндов на адресные входы мультиплексоров.Такт 4. Запись Ве(а) в Рег.8, запись Ве(Ь) в Рег.7, запись 1 а(а) в Рег.6, считывание из ОЗУ 1 в(Ь), запись Ве(а ) = Ве(а) + Ве(Ь) с выхода сумматора-вычитателя 5 в Рег.9, вычитание Ве(а) - Ве(Ь) (в качестве операндов выбираются Рег.8 и Рег.7), подготовка мультиплексора 17 для записи выхода Рег.9 в Рег.10 (для этого БУ выдает соответствующий управляющий сигнал на выход а 9).Такт 5....

Номер патента: 1734088

Опубликовано: 15.05.1992

Авторы: Воронин, Гринев, Рымов, Темченко

МПК: G06E 3/00

Метки: автофотогетеродинированием, когерентно-оптический, процессор

...д 1-1 (щпучков света, При этом оба из них проходят где М = 0,5 - число элементов каналов ПВМС 11. В случае поототипа вместоединый оптический путь вдоль оптическойоси КОП, что исключает взаимные деюсти- сигнала (7) регистрируется;ровки пучков вследствие неидеальностей- 50зеркал в прототипе, неточности их установки и конечнои вРеменнои когеРентности ) 1,(.ттк-,тв 1кс(к 1 ат 1 лк,коллимированного света Ео, Отмеченноеобстоятельство обеспечивает более высок ю точность обработки ПВо сигнала по где по аг е полагалось иаэс = 0 и 0,5 =сОусч = 0,5 =сравнению с прототипом,с прототипом, Вследствие ис обусловлено наличием полупрозрачногопользования в качестве гетеродинног п чгетеродинного пуч- зеркала на выходе КОП прототипа, а о -ка нулевого порядка...

Номер патента: 1751780

Опубликовано: 30.07.1992

Авторы: Березовский, Лосев

МПК: G06F 15/347

Метки: вектора, матрицу, процессор, размером, умножения

...- по модулю числа й,Счетчик 35 с двумя коэффициентами пересчета в режиме 1 выполняет счет по модулю числа (М+1), а в режиме 2 - по модулючисла (Я+1). Счетчик 34, 35 реализуются поизвестным схемам,Коммутаторы 38, 39 соединяют в режиме 1 первый вход с выходом, а в режиме 2 -второй вход с выходом.Сигнал на выходе коммутатора 38 предназначен для синхронизации подачи коор динат вектора Х, сигнал на выходе коммутатора 39 предназначен для синхронизации выдачи координат выходного вектора У. В качестве этих коммутаторов могут и с пользоваться мультиплексоры 555 П 11.Блок 13 В КМ осуществляет выдачу коэффициентов матрицы на соответствующие входы ПЭ, а также синхросигнала на вход 23 блока 12 УС. Блок может быть выполнен как ПЗУ с двумя...

Номер патента: 1756901

Опубликовано: 23.08.1992

Авторы: Галантерян, Геворкян, Мелкумян

МПК: G06F 15/332

Метки: поточно-параллельный, процессор, хаара

...ООО ООО ООО оооо оооо оооо оооо ооооооо оооо оооо о 1 оо ооо оо 1 о оооо оооо оооо оооо оооо ООООО ООООО о 1 ооо ооо 1 о ооооо ООООО оо 1 оо 00001 ООООО 00000 00000оооо ООООО ООООО ООООО ООООО оооо ОООО оооо оооо оооо оооо оооо оооо оооо оооо оооо ооооООО ОО 1 О О 1 ОО ООО 1 над очередным вектором результатов, полученных в (1-1)-й группе ветвей, т.е. в (2-1)-й ветви. Для этого требуются (2" - 1) шагов,П а не (2 ), т,е. на каждом цикле в течении 5 одного шага в т-й ветви операции не выполняются. Таким образом, преобразование одной входной выборки осуществляется за ф+1) (2" ) - 2) шагов и, при этом, начиная с+ 1)2"- 2)-го шага через каждые 2" 10 шагов формируется результат преобразования очередной входной выборки,Рассмотрим работу...

Номер патента: 1771984

Опубликовано: 30.10.1992

Авторы: Глотов, Разоренов, Удовенко

Метки: офсетных, печатных, процессор, форм

...щетки 10,11, при этом щетки установлены на валу посредством подвижных опор, одна из которых 13 посредством муфты 14 связана с приводом формодержателя 9, другая подвижная опора 12 связана с ходовым винтом 18 и имеет возможность осевого перемещения, к боковой щеке 7 механизма обработки крепятся электромагниты 19, тяги которых посредством гибких тросов 20 соединены с поводком.21, закрепленным на конце вала поворота25 щеток. Электрооборудование процессора для обработки офсетных печатных форм электрически связано с мотор-редуктором,электромагнитными. насосами, которые крепятся к кронштейнам основания, реле времени, установленным на пульте управления, 27 и закрепленного на лицевой панели механизма обработки,Средство подачи растворов...

Номер патента: 1784957

Опубликовано: 30.12.1992

Авторы: Долгий, Евтихиев, Королев-Коротков, Шестак

МПК: G01S 13/90, G06E 3/00

Метки: оптический, процессор

...светоизлучателей для увеличения уровня сигнала, Блок управления в этом случае подает на такие светодиоды одинаковый сигнал,Второй слой 9 может быть выполненнепрозрачным, стракающим излучение, для разделения каналов распространения излучения от отдельных светоизлучателей, Т.к, толщина прозрачного слоя с показателем преломления п 1 составляет десятки микрометров, то углы падения излучения на грани отдельного прозрачного слоя велики вл (0 -п 2 О+ Ф) а интенсивность луча .1, прошедшего в про зра иый слой споказателем преломлени Л 1, по отношейио к исходной интенсивно сти излучения О, составит гк - угол наклона грани клиновидноослойной пластинки,Угол луча, вышедшего из прозрачногс показателем преломления п 1, саста5 10 15 20 25 30 35 40...

Номер патента: 1789991

Опубликовано: 23.01.1993

Авторы: Байда, Воробьев, Нестеренко, Тимонькин, Ткаченко, Харченко

МПК: G06F 15/332

Метки: процессор, сигналов, цифровой

...25, по модулю два. По единичному сигналу с выхода 7 вход 30 ной шины счетчик 37, счетчик 38, триггер 39,та ются:45 а) наличие в данный момент исходногоотсчета А, где 1 - номер итерации,1б) с начала (1-1)-й итерации прошла неменее четырех тактов. Наличие отсчета А определяется по едийичному сигналу на 50 втором выходе 17.) соответствующего 15.)модуля управления. О определяется из алгоритма БФП реализуемого процессором).Второе условие реализуется переходом 35 40 пульсу с выхода 33 входной шины триггер 39 возвратится в исходное состояние. Обозначим через А последовательность сигналов с первого выхода, через В - последовательность с второго прямого выхода счетчика 37 - а В - инверсного, последовательность импульсов с выхода 33 входной шины...

Номер патента: 1793449

Опубликовано: 07.02.1993

Авторы: Лавренюк, Смиренский

МПК: G06E 3/00

Метки: математической, оптоэлектронный, процессор, решения, уравнений, физики

...моделируемого потенциала либо задавать функцию источника в фоторезисторном слое 1. При одновременном оптическом сканировании ленточных электродов можно получить картину распределения моделируемых функций в виде набора непрерывных функций по пространственной оси, совпадающей с направлением ленточных электродов, и дискретных функций в перпендикулярном направлении, При оптическом сканировании ленточных электродов под углом к оси ленточных электродов можно получить топогрэмму моделируемых 5 функций (фиг. 5).Посредством ленточных электродовможно осуществлять и измерение, и задание функций источников в фоторезисторном слое 1, поэтому не обязательно наличие 10 электродов, подключенных к этому слою.Работает устройство следующим образом,В...

Номер патента: 1795440

Опубликовано: 15.02.1993

Авторы: Захаров, Мокроусов, Спирин

МПК: G06E 1/00

Метки: оптический, процессор

...кристалла 8,Для того, чтобы обеспечить выполнение логической функции, необходимо, чтобы падение напряжения на жидком кристалле за счет перераспределения напряжения с фоточувствительной структуры превышало пороговое, При этом требуется записывающий свет определенной мощности заданного спектрального состава Л 4 и Лл 2 для уменьшения сопротивления фоточувствительной структуры за счет снижения сопротивления каждого полупроводникового слоя, входящего в ее состав. Величина этой мощности записывающего света, необходимая для выполнения логической функции, определяет чувствительность оптического процессораДля снижения этой величины мощности необходимо на один из полупроводниковых слоев (например, первый) постоянно воздействовать светом...

Номер патента: 1795467

Опубликовано: 15.02.1993

Авторы: Гузик, Чиненов

МПК: G06F 15/16

Метки: ассоциативный, матричный, процессор

...матричного процессора; на фиг.2 - структурная схема ЦСОБ; на фиг,З - структурная схема СП.Устройство содержит УУ 1, буфер Ь/Ь 21, ЦСП 31-3 л, НхН ПЭ 41-4, НхН ПОБ 51-5 п, ЦСП 61-Сп, СП 7, причем первый Ь/Ь УУ 11 подключен к управляющим входам ПЭ 41-4 л, второй Ь/Ь подключен к управляющим входам ПОБ 5-5, третий выход подключен к управляющим входам буфера Ь/Ь 21, четвертый выход к управляющему входу СП 71, щестой Ь/Ь 10 подключен к управляющим Ь/Ь основной ЭВМ, первый Ь/Ь бу1795467 фера Ь/Ь 21 подключен к первым входам-выходам ЦСП 61, второй Ь/Ь соединен с первым Ь/Ь ЦСП 62 п-й Ь/Ь соединен спервыми Ь/Ь ЦСП бп первые Ь/Ь ЦСОБ 31подключены ко вторым Ь/Ь ЦСОБ Зг (и) 5Ь/Ь 81 подключен к информационным Ь/Ьосновной ЭВМ), вторые Ь/Ь...

Номер патента: 1795471

Опубликовано: 15.02.1993

Авторы: Гнатив, Коссов, Ширмовский

МПК: G06F 15/332

Метки: быстрого, преобразования, процессор, уолша-адамара

...четырех блоков памяти 4, 10, 11 и 12. На выходе последнего (и+1)-го разряда счетчика 2 формируется сигнал выбора микросхе. мы (фиг, 6, СЯ 1 = С 52), который через первый и второй информационные входы переключателей 6 и 17 потенциалом логического "О" на протяжении М/2 тактов выбирает микросхемы блоков памяти 4 и 10. С выходов 2 и 4 блока 9 синхронизации формируются сигналы записи-считывания (фиг, б, й/Ю 1, Я/В/3), которые через первый и1второй информационные входы переключателей 5 и 19 поступают на входы записи-считывания блоков памяти 4 и 10. В течение К/2 тактов блок памяти 4 находится в режиме записи (сигнал Вдб 1 равен логическому "0"), а блок памяти 10 - в режиме считывания (сигнал й/В/3 равен логической "1").1Процессор готов к...

Номер патента: 1797126

Опубликовано: 23.02.1993

Авторы: Антонов, Горбунова, Елагин, Ефремов, Косачев, Осетров, Петров, Садовникова

МПК: G06F 15/00, G06F 9/00

Метки: параллельной, процессор

...пятого триггера и с входом синхронизации третьего триггера, инфорллционный вход пя ого триггера подклю ен к потенциалу логической единицы, выход второго элемента И соединен с входом установки в ноль пятого триггера, инверсный выход и информационный вход второго триггера соедине.ны с четвертым входом второго элемента И,На фиг,1 представлена функциональная схема процессора параллельной обработки; на фиг.2 - функциональная схема блока управления; на фиг.3 - функциональная схема блока управления оперативной памятью; на фиг,4 - пример построения внутреннего гиперкуба,Процессор параллельной обработки включает первый дешифратор 1, регистр 2 ввода-вывода, регистр 3 первого операнда, регистр 4 второго операнда, первый блок 5 оперативной...

Номер патента: 1797722

Опубликовано: 23.02.1993

Авторы: Бочаров, Горшков, Грошев, Залесин, Захватов, Кольцова, Пшеничников, Семин, Соловской

МПК: G06F 13/00

Метки: ввода-вывода, процессор

...выходу памяти 14 указателей границ. Командный вход выходного регистра 18 подключен к выходу формирователя 13 команд, Второй информационный вход памяти 14 указателей границ подключен к выходу формирователя 13 команд, Первый информационный выход памяти 14 указателей границ соединен с входом выходного регистра 17. Командный вход выходного регистра 17 подключен к выходу дешифратора 12 команд, Первый командный вход регистра 5 приема подключен к выходу блоков 16 обмена, Второй командный вход регистра 5 приема подключен к выходу выходного демультиплексора 8. Командный вход регистра 5 приема подключен к выходу выходного регистра 17. Второй командно-информационный вход входного коммутатора 7 соединен с выходом блоков 16 обмена. Третий...

Номер патента: 1804645

Опубликовано: 23.03.1993

Авторы: Бабаян, Волконский, Горштейн, Ким, Назаров, Сахин, Семенихин

МПК: G06F 15/76

Метки: процессор, центральный

...математического адреса в физический содержи, К идентичных ассоциативных запоминающих узлов 91-1 - 91-К и узел 92 таблицы страниц оперативной памяти,. Каждый ассоциативный запоминающий узел 91-1,91-К содержит блок 93 входной буферной памяти, сумматор 94 формирования адреса следующей страницы, блок 95 буферной памяти данных, блок 96 ассоциативной памяти соответствия математических и физических адресов, сумматор 97 формирования физического адреса слова. Узел 92 таблицы страниц оперативной памяти содержит регистр 98 базы страниц, сумматор 99 формирования адреса строки таблицы, блок 100 памяти таблицы страниц,Блок 11 (фиг.10) хранения подпрограмм содержит дешифратор 101 команд,. базовые регистры 102, дополнительные базовые регистры 103, блок...

Номер патента: 1837320

Опубликовано: 30.08.1993

Авторы: Байда, Воробьев, Нестеренко, Тимонькин, Ткаченко, Харченко

МПК: G06F 15/332

Метки: процессор, сигналов, цифровой

...На втох их входах формируются реальная Юв и имая Я 1 части весового коэффициента, результате на выходе первого умножитеформируется проиэвед 1 ение Ав "Юр 1, а выходе второго А "ЧЧр; Во втором такте рвый умножитель 42 формирует произвение Ак "И 1, а второй- А "Ю 1 . В третьтакте на первые вхо 1 ды умножителей ступают Ав " и А " соответственно, а вторые Юн; по которым они сфо 1 оми 1 оупроизведение Ав " О/в и А 1 " Ив, в твертом такте умножители формируют оизведения Ая " И и А " Ив для орого вычислительного модуля 44,2 инаково, Вычислительные модули нкционируют со сдвижкой во времена 2 такта. В последующих итераципорядок работы вычислительного ока не изменяется, только в этом слуе входные отсчеты на входы умножилей поступают из регистров...

Номер патента: 1521118

Опубликовано: 30.12.1994

Авторы: Коняев, Коробков, Шаповалов

МПК: G06F 15/00

Метки: ассоциативный, процессор

1. АССОЦИАТИВНЫЙ ПРОЦЕССОР, содержащий блок ввода - вывода, блок управления, первую группу из n блоков управления, где n - число строк ассоциативной памяти, блок сдвига, регистр маски, матрицу триггеров размером n m, где m - длина строки ассоциативной памяти, матрицу элементов сравнения размером n m, первую и вторую матрицы элементов И размером n m каждая, причем j-й выход (где j= 1,...,m) регистра маски подключен к первым входам элементов сравнения j-го столбца матрицы элементов сравнения и к первым входам элементов И j-го столбца первой...

Номер патента: 1826787

Опубликовано: 20.12.1995

Авторы: Дмитриев, Кляшторный, Макушкин, Миль

МПК: G06F 15/76

Метки: процессор

...операндов 7.В командах условных и безусловных переходов из блока памяти операндов 6 считывается в счетчик команд 1 адрес перехода 35 по программе.Рассмотрим работу процессора приконтролировании правильности хранения программ. В список команд процессора вводится команда "Циклическое сложение" 40 ЦСЛ). Команда выполняется следующимобразом; предварительно (в предыдущей команде) в индексный регистр 5 заносится число, равное длине массива команд, который подлежит контролю. Последней коман дой этого массива является псевдокоманда,дополняющая сумму всех предшествующих ей команд, начиная с команды, следующей за командой ЦСЛ, до нуля.В первом машинном также происходит 50 считывание команды из блока памяти программ 2 в регистр команд 3....

Номер патента: 1389520

Опубликовано: 10.03.1997

Автор: Масленников

МПК: G06F 15/00

Метки: последовательный, процессор

1. Последовательный процессор, содержащий блок управления оперативным запоминающим устройством, блок управления постоянным запоминающим устройством, блок формирования адреса, блок управления внешним запоминающим устройством, счетчик команд, индексный регистр, блок модификации команд, блок приема прерываний, блок формирования констант сдвига, синхрораспределитель, дешифратор кода операции, коммутатор первого операнда, коммутатор второго операнда, блок умножения, регистр множителя, регистр и преобразователь последовательного кода в параллельный, первый управляющий выход процессора подключен к первому входу блока управления оперативным запоминающим устройством, первый выход преобразователя последовательного кода в параллельный подключен к...

Номер патента: 1618169

Опубликовано: 20.12.2005

Авторы: Бородин, Гусева, Кенин, Пьянков

МПК: G06F 15/00, G06F 9/22

Метки: микропрограммный, процессор

1. Микропрограммный процессор, содержащий операционный блок, блок микропрограммного управления, блок синхронизации, мультиплексор условий, коммутатор адреса, первый, второй и третий регистры, регистр команды, регистр данных, регистр адреса памяти, блок ключей с тристабильным выходом, причем вход сброса микропрограммного процессора соединен с входом сброса блока микропрограммного управления и входом сброса блока синхронизации, вход прерывания микропрограммного процессора соединен с входом вектора прерывания блока микропрограммного управления, вход синхронизации микропрограммного процессора соединен с входом синхронизации блока синхронизации, группа входов управления обменом с памятью...