Процессор цифровой вычислительной машины

Союз СоветскмкСоцмапмстмческмкРестгубпмн ОПИСАНИЕИ ЗОБРЕТЕ Н ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ии 73144(51)М. Кл. 6 06 Е 15/00 1) 2550550/18-24 Гасударственнье кеатет СССР не делам нзабрвтенн и юткрмтнйписания 30,04.80 ата опубликовани Авторыобретенн виков и В. П, Супрун стерен(22) Заявлено 05.12.77 с присоединением заявк Изобретение относится к вычислительной технике и может найти применение при построении вычислительных устройств цифровых вы числительных машин (ЦВМ) .Известен процессор мультипрограммной мультипроцессорной вычислительной системы, содержащий сумматор адреса, выход которого соединен с выходом промежуточного регистра А+команды и регистры общего назначения (РОН), входы которых соединены с блоком арифметических и логических операций, с блоком выполнения команд переходов, блоком модификации адреса процессора команд и бло.ком памяти кл 1 очей 113. Недостатком известного процессора являетсято, что промежуточный регистр Агкоман.ды не является программно доступным регист.ром и на него нельзя записать результат любойкоманды и, таким образом, сразу после испол.нения арифметической или лагическои операцни осуществлять безусловную передачу управ.пения команде, адрес которой формируетсяпрн помощи этих операций,ЫЧИСЛИТЕЛЫЮЙ МА 11 ИНЫ Наиболес близким по технической сугцностик предлагаемому является процессор цифровойвычислительной машины, содержащий арифме.тическо.логический блок, счетик команд, падресуемых регистров, причем первый вход-го адресуемого регистра и входы остальныхиадресуемых регистров соединены с первымвыходом арифмстичсско.логического устройства,а выходы - с первым входом арифметическологического устройства, второй выход которо.го является первым вгиходом устройлва, авторой вход арифметическо логичсско о уп ройства является вхолом устройства 123,Недостатком данного процессора являетсяневозможность формирования адреса командыперехода арифметической или логической ко.мандой с непосредственной передачей результатаэтой команды в регистр адреса команды ивыполнения безусловной передачи уиравлеиияпо данному сформированному адресу, В июсст.ном вычислительном устройстве такая происдура формирования адреса и безусловной пере.дачи управления требует выполнения каь минимум двух команд: арифметической нли лоход устройства (магистраль 4 адреса команды). Второй вход арифметическо.логического блока 3 соединен со входом устройства (входной информационной магистралью 5), а его второй выход образует первый выход устройства (выходную информационную магистраль 6),Процессор цифровой вычислительной машины в режиме формированияя адреса команды работает следующим образом.При естественной последовательности выборки команд и формирования адресов команд (отсутствие условных и безусловных передач управления) адрес и 1-й команды, храняющийся на- том адресуемом регистре общсго назначения, передается в магистраль 5 адреса команды для осуществления выборки п - 1-го командного слова и в счетчик 2 команд - для формирования адреса следующей и-ой команды. После прибавления к адресу и - 1-й команды единицы младшего разряда сформированное значение адреса п-ой команды из счетчика 2 команд передается в -тый адресуемый регистр общего назначения для передачи его в магистраль 4 адреса команды. Безусловная передача управления может осуществляться как путем выполнения специальной команды безусловной передачи управления, так и путем выполнения любой арифметической или логи. ческой команды. При выполнении безусловной передачи управления с помощью специальной команды безусловной передачи управления в устройстве осуществляется по этой команде посылка по первому выходу арифметическологического блока 3 в .тый адресуемый регистр общего назначения кода адреса команды, который передает управление с последующей выдачей этого адреса на магистраль 4 адреса команды.В данном случае сформироващый ца счетчике 2 команд и хранящийся в -том адресуемом регистре общего назначения адрес последующей команды или аннулируется, или отсылается на хранение в ячейку памяти ОЗУ ЦВМ, (если команда безусловной передачи управления предполагает возврат к предыдущей программе). При выполнении безусловной передачи управления при помощи арифметичесюй или логической команды адрес команды, которой передается управление, формируется при помощи этой арифметической или логической команды и, как результат этой команды, отсылается от арифметическо-логического блока 3 в -тый адресуемый регистр обпего назначения с последующей выдачей этого адреса на магистраль 4 адреса команды. При выполнении операции модификации адреса числа относительно адреса команды в командном слове в качестве адреса операнда, относительно которого производится модификация, указывается 3 731440гической. (например, АН илц ЙН) лля формирования перехода и комацдь 1 безусловной передачи управления по данному адресу (например ВА 1.В), Кроме этого, в данном вычислительном устройстве достаточно сложно осуществить отсылку адреса команды в любую ячейкуи:;мяти на храпение. а также использовать адрес команды в качестве одного из операцдоварифметической или логической команды дляформирования адреса числа, т.е. осуществить 1 Омодификацию адреса числа относительно адреса команды,Целью изобретения является повышениебыстродействия и расширение функциональныхвозможностей устройства, 15Поставленная цель достигается тем, что вустройстве выход 1 го (=-1 - , и) адресуемогорегистра подключен ко входу счетчика команди является вторым выходом устройства, а второй вход -го адресуемого регистра подключен эОк выходу счетчика команд,Это позволяет записывать сформированныйна счетчике команд адрес команды на одинцз адресуемых регистров общего назначенияи иметь к нему программный доступ с целью 25использования содержимого этого регистрав качестве операнда. Это дает возможность осуществлять модификацию адреса числа относительно адреса команды, достаточно просто осуществлять отсылку в любую ячейку памяти зОадреса текущей командыхраняшецся втом адресуемом регистре общего назначения,а также формировать адрес следующей команды путем арифметической или логической команды с записью результата в данный регистр,осуществляя тем самым безусловную передачууправления, Кроме того, в предлагаемом устройстве выход .того адресуемого регистраобщего назначения соединен со входом счетчика команд и образует адресную магистраль, 4 Очто обеспечивает во - первых, передачу адре.са п.ой команды в счетчик команд для форми.рования адреса и+1-ой команды и, во-вторых,передачу сформированного при помощи счетчика команд или при выполнении арифметической или логической команды адреса и-ойкоманды в память для выборки команды.На чертеже представлена функциональнаясхема предлагаемого устройства,Устройство содержит и адресуемых регистров 1, 1 и общего назначения и счетчик 2команд. Входы адресуемых регистров 11,п соединены с первым выходом арифметическо-логического блока 3, а выходы - спервым входом арифметическо-логического блока 3. Выход счетчика 2 соединен со вторымвходом- того адресуемого регистра общегоназначения, выход которого соединен со входом счетчика 2 команд и образует второй вы731440 15 адрес -того адресуемого регистра обцего назначения, где хранится адрес команды. Содержимос данного регистра по первому входу отсылается в арифметическо-логический блок 3 для модификации адреса. Отсылка в память5 адреса команды, хранящегося в -том адресуемом регистре общего назначения осуществляется путем передачи его через арифметическологический блок 3 на выходную информацион-, ную магистраль 6 при выполнении команды 1 о записи в память ОЗУ ЦВМ содержимого адресуемых регистров общего назначения.Предлагаемое устройство позволяет повысить быстродействие работы устройства за счет возможности формирования адреса команды и безусловной передачи ей управления путем выполнения не двух или более команд, а одной арифметической или логической команды, результат которой записывается в -тый адресуемый регистр общего назначения; а также расширяет функциональные воэможности процессора цифровой вычислительной машины за счет возможности формирования адреса последующей команды путем любой арифметической или логической операции; осуществления безусловной передачи управления путем выполнения или команды записи информации из папяти ЦВМ в -тый адресуемый регистробщего назначения или записи результата любой арифметической или логической операции на 1-тый зо адресуемый регистр общего назначения; возможности отсылки на хранение в память ОЗУ ЦВМ адреса следующей команды, хранящегося на -том адресуемом регистре общего наэна Ьчения; использовании адреса команды в ка"честве операнда для модификации адреса числа Формула изобретения Процессор цифровой вычислительной машины,содержащий арифметическо.логический блок,счетчик команд, и адресуемых регистров, причем первый вход -го адресуемо-о регистраи входы остальных и - 1 адресуемых регистровсоединены с первым выходом ариАметическологического блока, а выходы - с первым входом арифметическо.логического блока, второйвыход которого является первым выходомустройства, а второй вход арифметическо-логического блока является входом устройства,о т л и ч а ю щ и й с я тем, что, с цельюповышения быстродействия и расширения функциональных возможностей устройства за счетиспользования результатов арифметическихили логических операций в качестве адресовкоманд и адресов команд в качестве операндов для модификации адреса числа, выход-го (=1 - , и) адресуемого регистра подключенко входу счетчика команд и является вторымвыходом устройства, а второй вход .го адресуемого регистра подключен к выходу счет.чика команд,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР Мо 309363,кл. 6 06 Е 15/16, 1970.2. Хассон С. Микропрограммное управление.М"Мир", 1974, ЗВМ .360 модели 50 (прототип),ЦНИИПИ Заказ 1510Тираж 751 Подписное Филиал ППП "Патент",г. Ужгород, ул. Проектная, 4