Демодулятор сигналов, манипулированных минимальным сдвигом частоты с исправлением ошибок

) 4 Н 27 МИТЕТ СССРИЙ И ОТКРЫТИЙ ГОСУДАРСТВЕННЫИ ПО ДЕЛАМ ИЗОБРЕТ ОПИСАНИЕ ИЗОБРЕТЕНХ А ВТОРСКОМЪ/ СВИДЕТЕЛЬСТВУ 1,ели(56) Патент Великобритании2103456, кл. Н 04 Ь 27/14, опублик. 1983,Мазашцга Т. е.с, Вд 2 йегепга Эейесгоп ой МБК юГЬ Иопгейцпйап еггог СоггесГ 1 оп. 1 ЕЕЕ Тгапзас 1 опз оп Сошшцпсас 1 опз, Чо 1.Сош, 3 цпе 1979, У 6, рр. 9 12-918, Ггпу.4. (54) ДЕМОДУЛЯТОР СИГНАЛОВ, МАНИПУЛИРОВАННЫХ МИНИМАЛБНЫМ СДВИГОМ ЧАСТОТЫ С ИСПРАВЛЕНИЕМ ОШИБОК(57) Изобретение относится к электросвязи и может использоваться в радио- приемных устройствах. Цель изобретения - повышение помехоустойчивости, ,Демодулятор содержит фазовращатель 1, элементы задержки (ЭЗ) 2,5,8, 19,2 фазовые детекторы 3,9, формироват сигналов 4, 10, элементы ИСКЛЮЧАЮЩЕЕИЛИ 6,7, 11,18,20, блоки анализа оши-,бок (БАО) 12,16,17, элементы ИЛИ 22,23. БАО выполнены из элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13, элемента 14 задержкии дешифратора 15, С помощью фазовращателя 1,устраняется неопределенностЬфазы, кратной 90 . ЭЗ 2, включенныйв информационном канале, осуществляет задержку на один тактовый интервал, а ЭЗ 8, включенный в проверочномканале, - на два тактовых интервала.ЭЗ 2,8 и фазовые детекторы 3,9 образуют в соотв.каналах простейшие автокорреляционные демодуляторы, На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 формируется проверочная последовательность (ПП). Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7осуществляет сравнение двух ПП. В результате выделяются ошибки. Ошибкианализируются в БАО и корректируютсяэлементами ИСКЛЮЧАЮЩЕЕ ИЛИ 18,20,11.2 ил.Изобретение относится к электросвязи и может использоваться в радиоприемных устройствах для приема сигналов, манипулированных минимальнымсдвигом.Цель изобретения - повышение помехоустойчивости,На фиг.1 представлена структурнаяэлектрическая схема демодулятора сигналов, манипулированных минимальнымсдвигом частоты с исправлением ошибок; на фиг.2 - сравнительные диаграммы помехозащищенности предлагае.мого и известного устройств в зависимости от вероятности ошибок в линиисвязиДемодулятор сигналов, манипулированных минимальным сдвигом частотысодержит фазовращатель 1, первыйэлемент 2 задержки, первый фазовыйдетектор 3, первый формирователь 4сигналов, второй элемент 5 задержки,первый 6 и второй 7 элементы, ИСКЛЮЧА 10 ЩЕЕ ИЛИ, третий элемент 8 задержки, второй фазовый детектор 9, второй формирователь 10 сигналов, выходной элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11 ипервый блок 12 анализа ошибок, состоящий из элемента ИСКЛЮЧАЮЩЕЕ ИЛИ13, элемента 14 задержки и дешифратора 15, а также содержит второй 16и третий 17 блоки. анализа ошибок,третий элемент ИСКЛЮЧАЮЩЕЕ-ИЛИ 18,четвертый элемент 19 задержки, четвертый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 20,пятый элемент 21 задержки и первый22 и второй 23 элементы ИЛИ.Демодулятор сигналов, манипулированных минимальным сдвигом частотыс исправлением ошибок, работает сле.дующим образом.Входной радиосигнал с выхода согласованного Фильтра (не показан) поступает на фазовращатель 1 на 90 информационного канала, служащий для устранения неопределенности фазы, кратной 90 , и затем через первый элемент 2 задержки на период одного тактового интервала - на первый вход первого фазового детектора 3. Одно.временно входной радиосигнал поступает также на вход проверочного канала - на вход третьего элемента 8 задержки на время,; равное длительности двух тактовых интервалов, и затем на вход второго фазового детектора 9.Элементы 2 и 8 задержки и фазовые детекторы 3 и 9, соответственно информационного и проверочного каналов являются простейшими автокорреляционными демодуляторами. Сигнал на выходе первого Фазового детектора 3 в инфор мационном канале определяется Фазовым сдвигом К между предыдущей и текущей посылкамиц= (.(з 1 пМ Т;10К = Ю, - Ч =Т(Аналогично в проверочном каналесигнал на выходе второго фазового детектора 9 определяется из выраженияц = ц соз К ТоЫ =1- ( = О,ЪПервый Формирователь 4 сигнзлов информационного канала и второй формирователь 10 проверочного канала принимают решения о значениях принятых посылок в соответствии с правилом251 при ц.0120 при ц (О.11 ДНа выходепервого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ б формируется проверочнаяпоследовательность Ч , образованнаяпутем сложения по модулю два последовательности Ч с выхода первогоформирователя 4 сигналов и ее задержанной вторым элементом 5 задержки 35 на период тактового интервала копии.Вторым элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 7осуществляется сравнение проверочныхпоследовательностей Ч и Ч, . Приэтом в результате сравнения возможны 40 следующие ситуации: ошибки отсутствуют в обеих последовательностях Ч иЧ ; ошибки присутствуют в одной изпоследовательностей Ч или Ч, ошибки присутствуют в обеих последова-, 45 тельностях.При отсутствии ошибок на выходевторого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7образуется комбинация из нулевых посылок, Эта комбинация поступает на 50 блоки 12 16 и 17 анализа ошибок.В этом случае дешифраторы 15 этих бло.ков не срабатывают, в результате чегосигнал логического 0 с,выходовблоков 1, 1 б и 17 анализа ошибок пос тупает на соответствующие входы третьего, четвертого и выходного элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 18,20 и 11, и информационный сигнал с выхода второгоэлемента 5 задержки проходит на выходустройства без коррекции,В случае появления ошибок в информационном или проверочном канале, навыходе второго элемента ИСКЛЮЧАЮЩЕЕИЛИ 7 появляется одна из комбинаций;0011 - при одиночной ошибке; 0101при сдвоенной ошибке; 1001 - при стро.енной ошибке.Дешифрация ошибок определенного 10вида проводится в одном из блоков16, 17 и 12 анализа ошибок.При одиночной ошибке сигнал коррекции (сигнал логической " 1") с выходапервого блока 12 анализа ошибок черезвторой элемент ИЛИ 23 поступает напервый вход выходного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11, вызывая инверсию соответствующего символа в информационномпотоке, При сдвоенной ошибке сигналкоррекции с первого 12 и третьего17 блоков анализа ошибок через первый22 и второй 23 элементы ИЛИ поступает, на входы четвертого 20 и выходного 11элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вызываяинверсию соответствующих двух соседних символов в информационном потоке.При строенной ошибке сигнал коррекцииФс второго блока 16. анализа ошибоквоздействует .на .три элемента ИСКЛЮ 1 ЧАЮЩЕЕ ИЛИ 18,20 и 11, вызывая инверсию трех последовательных символов винформационном потоке.При одновременном сбое символовв информационном и проверочном каналах возникают необнаруженные ошибки,однако вероятность их возникновенияниже, чем в известном устройстве,за счет выявления не только однократных, но и .ошибок большей кратности.При необходимости выявления пакетовошибок кратностью более трех в схемуустройства необходимо ввести дополнительные блоки анализа ошибок, элементы ИЛИ и цепочки последовательносоединенных элементов ИСКЛЮЧАЮЩЕЕ.ИЛИ 45и задержки, включаемых по принципусхемы на фиг.1,Формула изобретения50Демодулятор сигналов, манипулированных минимальным сдвигом частоты с исправлением ошибок, содержащий последовательно соединенные фазовращатель, первый элемент задержки, фазо вый детектор и формирователь сигнала, второй элемент задержки и первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, последовательно соединенные третий элемент задержки и вторые фазовый детектор и формирователь сигнала, выходной элемент ИСКЛЮЧАЮЦЕЕ ИЛИ, выходкоторого является выходом демодулятора, и первый блок анализа ошибок,состоящий из последовательно соединенных элемента ИСКЛЮЧАЮТЕЕ ИЛИ, эле.мента задержки и дешифратора, второйвход и выход которого соединены свходами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ иявляютсявходом и выходом блока анализа ошибок, причем входы фазовращателя и третьего элемента задержкии вторые входы первого и второго фазовых детекторов объединены и являются входом демодулятора, выходыпервого и второго формирователей сигналов соединены с вторыми входамисоответствЕнно первого и второгоэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ, о т л и -ч а ю щ и й с я тем, что, с цельюповышения помехоустойчивости, в неговведены второй итретий блоки анализа ошибок, последовательно соединенные третий элемент ИСКЛЮЧАЮЩЕЕ ИЛИ,четвертый элемент задержки, четвертыйэлемент ИСКЛЮЧАЮЩЕЕ ИЛИ и пятый элемент задержки, первый и второй эле-менты ИЛИ, входы которого соединеныс выходами блоков анализа ошибок, авыход подключен к первому входу. выходного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,второй вход которого соединен с выходом пятого элемента задержки, приртом выход второго элемента задержкисоединен с первым входом третьегоэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход второго блока анализа ошибок подключенк одному входу первого элемента ИПИ ик второму входу третьего элементаИСКЛЮЧАЮЩЕЕ ИЛИ, другой вход и выход,первого элемента ИЛИ подключены соответственно к выходу третьего блокаанализа ошибок и к второму входу четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, атретий и четвертыи входы дешифратораи выход элемента задержки каждогоблока, анализа ошибок являются соот"ветственно его первым и вторым дополнительными входами и дополнительнымвыходом, причем дополнительный выходпервого блока анализа ошибок соединен с первыми дополнительнымивходами второго и третьего блокованализа ошибок, дополнительный выходвторого блока анализа ошибок подключен к входу третьего блока анализаошибок и к первому дополнительному1246400 ставитель В.Зенкхред Л.Олейник Редактор О.Голов ирохма оррек Заказ 4024/ о и Р.Производственно-полиграфическое предприятие, г.ужгород, ул,Проектн входу первого блока анализа ошибок,дополнительный выход третьего блокаанализа ошибок соединен с входом первого блока анализа ошибок и с вторымдополнительным входом второго блока Тираж 624 ИИПИ Государственн по делам иэобрете 3035, Москва, Жанализа ошибок, выход второго элемента ИСЮЮЧАЮЩЕЕ ИЛИ соединен с входом второго блока анализа ошибок и с вто-рыми дополнительными входами первогои третьего блоков анализа ошибок. П митета открыт ская н дписноеСССРйб., д. 4/5