Устройство для контроля ошибок магнитной записи воспроизведения цифровой информации

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИК 36 ОПИС ИЗОБРЕТЕНИ ДЕТЕЛЬСТВУ ВТОР СКОМУ ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(72) И.А.Чехлай и И.В.Чумаков (53) 681.84.001.2 (088.8) (56) Авторское свидетельство СССР В 1001171, кл. 6 11 В 27/36,1981,Авторское свидетельство СССР 9 1137533, кл. С 11 В 27/36, 1983, (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ОШИБОК МАГНИТНОЙ ЗАПИСИ-ВОСПРОИЗВЕДЕНИЯ ЦИФРОВОЙ ИНФОРМАЦИИ(57) Изобретение относится к цифровой магнитной записи и позволяет повысить точность контроля. Ошибки в воспроизводимом испытательном сигнале выделяются в устройстве путем по- элементного сравнения на сумматоре 3 воспроизводимой псевдослучайной последовательности символов с эталонной последовательностью. При отЯО 1273994 сутствии синхрониэма на выходе сумматора 3 формируется псевдослучайная последовательность ошибок, накоторую реагирует детектор 10, навыходе которого при этом формируется сигнал, который переключает триггер 9. Регистр 16 сдвига и сумматоры 17 и 18 образуют детектор 1 О, работающий.по принципу проверки входного сигнала псевдослучайной последовательности на соответствие правилу ее кодообраэования. Выходной сигнал триггера 9 поступает на управляющий вход коммутатора, который подключает информационный вход регистра5 сдвига к входной шине 1 сигналавоспроизведения псевдослучайной последовательности. Элемент 11 стробирования преобразует сигнал ошибок впоследовательность импульсов ошибок,подсчитываемых счетчиком 12. 1 ил.Изобретение относится к приборостроению, а именно к технике цифровой магнитной записи, и может быть использовано в средствах контроля аппаратуры магнитной записи для измерения количества ошибок передачи цифровых данных каналами магнитной записи-воспроизведения.Целью изобретения является повышение точности контроля.На чертеже изображена Функциональная схема устройства.Устройство содержит входную шину 1 сигнала воспроизведения псевдослучайной последовательности (символов), входную шину 2 тактового синхросигнала воспроизведения, первый и второй сумматоры 3 и 4 по модулю два, первый и второй регистры 5 и 6 сдвига, коммутатор 7, детектор 8 отсутствия ошибок, триггер 9, детектор 10 псевдослучайной последовательности ошибок, элемент 11 стробирования и счетчик 12 ошибок.Детектор 8 содержит инвертор 13, Р-триггер 14 и счетчик 15.Детектор 1 О содержит регистр 16 сцвига, первый и второй сумматоры17 и 18 по модулю два, первый и второй инверторы 19 и 20, многовходовый элемент ИЛИ 21, элемент И-НЕ 22, Р-триггер 23 и счетчик 24.Входная шина 1 соединена с первым сигнальным входом коммутатора 7 и с первым входом сумматора 3, выход которого соединен с первым информацион- ным входом детектора 8, с первым информационным входом детектора 10 и с информационным входом регистра 6 сдвига. Выход коммутатора 7 соединен с информационным входом регистра 5 сдвига, выходы двух разрядов которого соединены с первым и вторым входами сумматора 4, выход которого соединен с вторым сигнальным входом коммутатора 7 и со вторым входом сумматора 3, Выход детектора 10 соединен с первым входом триггера 9, второй вход которого соединен с выходом детектора 8. Выход триггера 9 соединен с управляющим входом коммутатора 7 и с установочным входом регистра 6, выход которого соединен с первым сигнальным входом элемента 11 стробирования, выход которого соединен с входом счетчика 12 ошибок, Входная шина 2 соединена с тактовым входом регистра 5 сдвига, с вторым тактовым5 10 35 ходом сумматора 4,11 одуль счета счетчиков 5 и 24 равен 16, т.е. сигнал на выходе этих счетчиков появится через 16 тактов синхросигнала воспроизведения при 15 20 25 ЗО входом детектора 8, с вторым тактовым входом детектора 10, с тактовым входом регистра 6 сдвига и с вторым стробирующим входом элемента 1 стробирования.Первый вход детектора 8 соединен с Р-входом Р-триггера 14, прямой выход которого соединен с установочным входом счетчика 15, выход которого соединен с выходом детектора 8. Второй вход детектора 8 соединен со счетным входом счетчика 15 и с входом инвертора 13, выход которого соединен с С-входом Р-триггера 14.Первый вход детектора 10 соединен с первым входом сумматора 17 и с информационным входом регистра 16 сдвига, выходы всех разрядов которого соединены с входами многовходового элемента ИЛИ 21, выход которого соединен с первым входом элемента И-НЕ 22, Выходы двух разрядов регистра 16 сдвига соединены с первым и вторым входами сумматора 18, выход которого соединен с вторым входом сумматора 17, выход которого соединен с входом инвертора 19. Выход инвертора 19 соединен с вторым входом элемента И-НЕ 22, выход которого соединен с Р-входом Р-триггера 23, выход которого соединен с установочным входом счетчика 24, Второй вход детектора 1 О соединен со счетным входом счетчика 24, с тактовым входом регистра сдвига 16 и с входом инвертора 20, выход которого соединен с С-входом Р-триггера 23. Выход счетчика 24 соединен с выходом детектора 10.Конкретное исполнение отдельных элементов и узлов следующее.Регистры 5 и 16 сдвига - семи- разрядные. С входами сумматоров по модулю два 4 и 18 соединены выходы шестого и седьмого разрядов регистров сдвига 5 и 16, Коммутатор 7 соединяет информационный вход регистра6 сдвига с входной шиной 1 при наличии на управляющем входе коммутатора выходного сигнала триггера 9.Приотсутствии выходного сигнала триггера 9 коммутатор 7 соединяет инФормационный вход регистра 5 с вы 1273994отсутствии за это время сигнала наустановочньх входах счетчиков.Число разрядов регистра сдвига 6равно 24.Второй вход элемента 11 стробирования - инверсный, т.е. стробирование выходного сигнала регистра 6сдвига производится второй отрицательной полуволной тактового синхросигнала воспроизведенияОУстройство работает следующим образом.Регистр 5 и сумматор 4 образуют вслучае, когда информационный вход регистра 5 сдвига подключен посредством коммутатора 7 к выходу сумматора 4, генератор эталонной псевдослучайной последовательности символов,идейтичный генератору (не показан),который формирует записываемую намагнитный носитель (не показан) испытательную псевдослучайную последовательность символов.Ошибки в воспроизводимом испыта-"тельном сигнале выделяются в предлагаемом устройстве путем поэлементного сравнения на сумматоре 3 воспроизводимой псевдослучайной последовательности символов с эталонной последовательностью, При этом эталонная псевдослучайная последовательность должна формироваться поэлементно синхронно с воспроизводимой последовательностью,В синхрониэм с воспроизводимой д 5псевдослучайной последовательностьюгенератор эталонной псевдослучайной последовательности вводится путем подключения посредством коммутатора 7 информационного входа регистра 5 к входной шине 1.При отсутствии синхронизма междуэталонной псевдослучайной последовательностью на выходе сумматора 3 формируется псевдослучайная последова- .45тельность ошибок,На эту последовательно реагируетдетектор 10, на выходе которого приэтом формируется сигнал, который переключает триггер 9. 50Детектор 10 работает следующимобразом.Псевдослучайная последовательность ошибок поступает на информационный вход регистра 16 сдвига и на 55первый вход сумматора 7, На второйвход этого сумматора поступает сигнал с выхода сумматора 18, подключенного к выходам двух разрядов регистра 16 сдвига, соответствующих двум разрядам регистра 5 сдвига, к выходам которых подключен сумматор 4.В результате регистр 16 сдвига и сумматоры 17 и 18 образуют известный детектор ошибок, работающий по принципу проверки входного сигнала (в данном случае выходного сигнала ошибок сумматора 3) псевдослучайной последовательности на соответствие правилу ее кодообразования.В результате, при поступлении на первый вход детектора 10 "безошибочной" псевдослучайной последовательности ошибок на выходе сумматора 17 формируется постоянный низкий уро", вень логического 0 (отсутствие "ошибок" ), а на выходе инвертора 19 " соответственно высокий уровень логической "1", В это же время высокийуровень постоянно формируется и на выходе многовходового элемента И 21, поскольку хотя бы в одном из раэря 11 ов регистра 16 обязательно будет присутствовать логическая 1. При этом на выходе элемента И-НЕ 22 устанавливается низкий уровень, который следующим перепадом тактового синхросигнала воспроизведения записывается в 0-триггер 23. В результате на выходе этого триггера постоянно формируется низкий уровень, благодаря чему снимается блокировка по установочному входу счетчика 24, который начинает подсчитывать тактовые синхроимпульсы. Через 1 б (для данного примера) тактов нв вы" ходе счетчика 24 и, следовательио, на выходе детектора 10 формируется сигнал. Наличие Э-триггера 23 свя" зано с необходимостью исключения поступления на установочный вход счетчика 24 ложных коротких по длительно- ности импульсов, формируемых на выходе сумматора 17 в начале тактовых позиций из-за неодновременного поступления сигналов на его выходы. Элемент ИЛИ 21 предотвращает возможность формирования выходного сигналадетектором 10 в случае поступленияна его первый вход последовательности нулей,Выходной сигнал триггера 9 поступает на управляющий вход коммутатора 7, который при этом подключает информационный вход регистра 5 сдвига квходной шине 1 сигнала воспроиэведе994 0 5 1773ния псевдослучайной последовательно-"сти,Через семь (для данного примераразрядности регистра 5) тактов, т,е.после заполнения регистра 5 сдвигавоспроизводимой псевдослучайной последовательностью, перестает формироваться сигнал ошибок на выходе сумматора 3, на что реагирует детектор8 отсутствия ошибок.Через шестнадцать (для данногопримера модуля счета счетчика 15)тактов формируется сигнал на выходедетектора 8, который сбрасываеттриггер 9 в исходное состояние. 15Р-триггер 14 в детекторе 8 защищает счетчик 15 от поступления наего установочный вход ложных корот. - .ких по длительности импульсов, формируемых на выходе сумматора 3 в начале тактовых позиций из-за неодновременного поступления сигналов наего входы Поэтому запись выходного сигнала сумматора 3 в Р-триггер14 производится в середине тактового импульса.После переключения триггера 9 висходное состояние снимается сигналс управляющего входа коммутатора 7,который при этом подключает информационный вход регистра 5 сдвига квыходу сумматора 4. Далее регистр 5и сумматор 4 начинают сами генерировать эталонную псевдослучайную последовательность символов; но уже син-З 5хронно с воспроизводимой последовательностью.Ошибка на выходе сумматора 3 формируется в случае несоответствия очередного символа воспроизводимой псев дослучайной последовательности соответствующему символу эталонной последовательности. Сигнал ошибок формируется в потенциальном коде БВН("без возвращения к нулю") и поступает через регистр 6 на первый входэлемента 11 стробирования.Элемент 11 осуществляет преобразование сигнала ошибок в коде БВН(ошибкам в этом коде соответствует 50высокий уровень логической "1") впоследовательность импульсов ошибок,которая подсчитывается счетчиком 12ошибок, Протяженность пачки ошибок,безошибочно выделяемой устройством. 55йе ограничена.После возможного в канале магнитной записи сбоя тактового синхросигнала воспроизведения нарушается синхронизм между эталонной и воспроизводимой псевдослучайной последовательностью. При этом автоматическийввод устройства в синхронизм с воспроизводимой последовательностью спомощью детектора 1 О, триггера 9,коммутатора 7 и детектора 8 происходит аналогично,Во время захвата псевдослучайнойпоследовательности ошибок детектором 1 О, который длится для данногопримера 23 такта, формируемое на выходе сумматора 3 некоторое количество ошибок является следствием нарушения синхронизма, а не являетсяошибками воспроизводимого сигнала.Для устранения поступления этогоколичества ложных ошибок на входсчетчика 12 предназначен буферныйрегистр 6, разрядность которого соответственно равна 24, После переключения.триггера 9 его выходной сигнал поступает на установочный входрегистра сдвига 6 и обнуляет все егоразряды, в которых было записано кэтому моменту искомое количество ложнык ошибок. Ложные ошибки, формируемые на выходе сумматора 3 во времяввода устройства в синхронизм, которое включает в себя заполнение регистра 5 и захват выходного нулевогосигнала сумматора 3 детектором 8,также не поступают на вход счетчика12 ошибок, поскольку в этом времярегистр 6 сдвига будет заперт в нулевом состоянии выходным сигналомтриггера 9,Формула изобретения Устройство для контроля ошибок . магнитной записи-воспроизведения цифровой информации, содержащее первый сумматор,по модулю два, одним входом соединенный с входной шиной сигнала воспроизведения псевдослучайной последовательности, первый регистр сдвига, выходами подключенный через второй сумматор по модулю два и первый сумматор по модулю два к первому входу детектора отсутствия ошибок и последовательно соединенные второй регистр сдвига, элемент стробирования и счетчик ошибок, причем тактовые входы регистров сдвига и вторые входы детектора отсутствия ошибок и элемента стробирования подключены кСоставитель А.ЛисицынТехред И,Попович Корректор Л.Пилипенко Редактор А.Долинич Заказ 6482/50 Тираж 543 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий13035, Москва, Ж, Раушская наб., д.4/5 1 роизводственно-полиграфическое предприятие,г.ужгород,ул.Проектная,4 71273994входной шине тактового синхросигнала входу триггера, выход которого соевоспроизведения, о т л и ч а ю щ е- динен с управляющим входом коммутае с я тем, что, с целью повышения тора и с установочным входом второго точности контроля, в него введены регистра сдвига, входная шина сигнакоммутатор, детектор псевдослучай ла воспроизведения псевдослучайной ной последовательности ошибок и триг- последовательности и выход второго гер, причем выход первого сумматора сумматора по модулю два подключены по модулю два и входная шина такто- соответственно к первому и второму вого синхросигнала воспроизведения сигнальным входам коммутатора, выход соединены соответственно с первым и о которого соединен с информационным вторым входами детектора псевдослу- входом первого регистра сдвига, вычайной последовательности ошибок, ход первого сумматора по моду- выход которого подключен к первому лю дв а подключен к информациЪходу триггера, выход детектора от- онному входу второго регистра сутствия ошибок подключен к второмусдвига.