Цифро-аналоговое устройство сравнения двоичных чисел

1 и) ЬОтт 719 ОПИСАНИЕ ИЗОБРЕТЕН И Я Со 1 оэ Советских Социалистических Республик310341, 18-2 ОПСОЕД 11 НЕНИЕХ осударственный иомнте авета Министров ССС ЛК 681.32 Б 1 олле сиь,ле 1 3 ленам изобретении н открытий 8.8) ата опубликования о 11 исания 2-:.03.78 вторы1 зобретенпя А. С. Белов и и чьвестро 71) Заявитель) 1 ИФРО-НАЛО 1 ОВОЕ СТРОйСТВОСРАВНЕНИЯ ДВОИЧНЫХ ЧИСЕЛ срав,н 11 в,1тЭО 11; тО,О 11 СЗ,чсские элеммечт И 1 ИОПРЕЛЕЛЕ 11 ИЯоппеделения о ф:1 г. 1 , регистр нты ИЗ, 6, ЛОГ:1 ЧСС разности раз 11 ости эдерж 1 т овторого чпс4 1 5 акогий элемент, дополните9, триггер 1 стр пер 2, ЛОГ,1 с,кпп элс И 7, оло 1. льный блок со счетным 61) Дополнительное к авт 22) Заявлено 05.01.76 (21)(43) Опубликовано 05.04,78. Изобретение относится к системам управления и, в астноси, и элементйм сравнения, исспользуемым з цифро-аналоговых следящих систем ах.Известны сдавнизающне устройства, и:- пользуемые;в цифро-аналого 1 вых следящих системах:,1 выглолгненные на цифровых сумматораОд;:1 ако указанные ающие устройстза сложны, 10Это устранено з устройстве, выбранном за прототил, ссдсрткащем,регистры сравнизаеиь 1 х чисел, блок определения разноспи, первые и вторые входы которого соединены с выходами реглстроз сразнивае 1 мых чисел, и триг гер, подкл 1 оченный к управляющим зходам блока определе:-1 ия разности 2.Однако з иззестном устройстзе, при сразнени:1 мо 1 огоразряднь 1 х чсисел сн,:1 жается точ ность изсмсреяня за счет ограничевия разряд но" т 11 преобразователя.Цель с 1 зобретения состоит з зозыше.1:1 и точности сраэнее 1 ия многоразрядных чисел.Для этого в цифро-аналоговое устройство сравнения дзо 1 лчных чисел ззедены дсполн 1 и тельный блок определения раз:.1 ости, торо.-овый блок, перекл 1 оча 1 ощий блок, делитель напряже 1 ния и логические элементы И и И.1 И, нричем входы дополнительного блока определеттия разности соединены с выходами репист- З 0 роз сразн 11 заемых чисел, его управляющие входы подключены к выходам тр 11 г 1 сра, выход рег 11 стра первого сравн 11 заемого чнсла соеди нен со входами первого и второго логических элементов И, выходы которых через логический элемент ИЛИ подключены к первому входу третьего логического элемента И, соединенгного вторым входом через четвертый логичес 1 кий элемент И с зыходом регисгра второго сравнлзаемого числа, а выходом с третьим входо л 1 ос 11 овного блока определения разности, четвертый вход которого, подключен к выходу первого логического элемента И, а зь 1 ход через делитель,на 11 ряжен 11 я соединен с первым входосм переключающего блока, второй и трстий входы которого подключены соответственно к,выходам дополнгптельного блока определения разности и порогозого блока подкл 1 о. че 11 ного к,выходу дополнительного блока очределегния разности.На риг. 1 прззедсна функцпональс 1 ая электрическая схема устройспза; на фиг. 2 - диаграмма работы устро 1"1 стза.зхоцсм 10, лелнтель на:.ряженля 1, порогозый блок 12 и переклочаощи блэк 13,Блок опрелеления разности 8 состоит из групп логических элементов И 14 и 15, группы лсг;ческих элементов 16, преобразователя кола в напряжение 17 и фазового дискриминатора 18. Дополнительный блэк опзслелеия ра;ности 9 состоит из групп логических элементов И, группы логических элементов ИЛИ 21, преобразователя кола в напряжение О 22 и фазового лискрпминатора 23.Работает устройс гво слегуоп:в э э разо.д: Вхэлной кол и кол ооратной связи записываотся соответственно в регистр первого числа 1 и регистр зторого числа 2. На триггер со 5 счетным входом 10 подаются импульсы с фиксированной частотой 1. На зыходе триггера 10 оулет нао;олаться хгеандр, так как по.овину иерпола на его выхоле будет лэгичсскак 1, а другую половину - логический ноль. 20Дгителыость периэла,меан ра Т =Триггер 10 своими выхоламп в олин полупориод меандра лает разрешение на первые группы логических элементов И 14 и 19, а вэ 25 второй пэлупериол - на вторые группы логических элементов И 16 и 20 блоков определения разности. На вторые входы каждой из (гг - 1) первой и второй груни логических эле ментов И основного блока ореле егия разнос- З 0 ти 14 и 16 поланы,поразрядно сигналы с елигилых выолов равнозначных разрядов, нациная с младшего (группа младших разрядоз), соответственно регислров первого 1 и второго числа 2. Второй вход гг перво группы логических элементов 14 соединен с выходом логического элемента И д, выраоатываюшего прлзнак нахожления значения входного кола по группе младших разрядов в зоне В (см. фиг. 2). Второй вход - гг второй группы ло гических элементов И 16 подключен к логическому злегонту И 7 вьабатываоще:чу признак нахождения,значения входного кода по группе младших;разрядов в зоне Л или В (см. фиг. 2), а значение, кода обравной 45 связи по хглалшимразрядам,в зоне С. Таким обр азом, группы младших,разрядснв входного кода и,кола обратной связки,с учетом логической 1, добавленной в гг-разряд, будет поочередно, в еоответслвии,с раГниой триг гера 10, поступать через группу логических элементов ИЛИ 16, на вход, преобразователя кода в напряжение 17. Разиость напряжений на,вьходе преобразователя (7 в,первый и второй полупериоды триггера 10 будет про порциональна разяости чисел, зажсанлых в группах разрялов входлого кода и коса эб. ральной связи с учетом выходных значений логических элемонтов И 3 и 7. Разность с учетом знака выделяется на выходе фазового 60 дяскриминатора 18, в качестве опор:ого напряжения для которого используется выход триггера 10.На вторые входы каждой из (У - гг+4) первой и второй групп логических элементов 65 И 19 и 20 дополнительного блока оцрелеления ра:но:ти 9 пэланы поразряляо сигналы с елиннных зыодоз,равнозначных разрядов, начиная с (гг - 3) -,разряда (группа старших разрядоз), соответственно регистров первого 1: второо 2 чисел.Дополнительный блок определения разностО а Оотает аналогично основному б, эку опрслеленпя разности, т. е. группы старших разрялэв водного кода 1 и кода обратной связи проходят поочередно через группу логических элементов 1 ЛЛИ 2 на преобразозатель кода в напряжение 22. На выхоле фазового лискрпзпнатсра 23 выделяется сигнал в виде напряжения постояыоо тэка, пропэрцгональны р азности колод по группе старши р а зря лов. К выход, фазового искр;мцнатора 23 голклоен пороговый блэк 12, управляющий перекгпо аол,иг б,око 13. Если сравниваегые по группе старших разрядов колы от,ичаются а величну большую младшего разряда группы, то на выход переключающего блока 18 поступает сигнал рассогласования с дополни тельного блока определения разности 2, если ет, то - сигнал с основного блока опреде,ен:я,разости 8 через легтитель,напряжения 11, служаций лля согласования выходных напряжений (получение линейной характеристики) при переходе с олого блока опрелеления разностл на другой.Зона А выделяется логическим элементом И 4 по наличио логических 1 на елипчных выходах (гг - 1) сл (и - 2) разрядов регистра первого числа , а зона В - логи. ческим элементом И 3 по наличио логических 1 на нулевых выходах (п - 1) и (п - 2) разрядов регистра ерзого числа 1. Нахождение группы младших разрядов в зонах А или . В фиксируется логическим элементом ИЛИ 6.Зона С выделяется логическнм элементом И 6 по наличгпо лопичеекэй 1. На нулевом выходе (и - -1)-разряда регистра второго числа 2.Логический эгодент И 7 фиксирует нахождение входнэгэ кода,в зоне А или В, а кода обратной связи - в зоне С,по на,тицию логических елинпгц на выходах логичес. ких элементов ИЛИ 6 и И 6. Предложенное сравнивающее устройсвво, позволяет повысить точиость сравнения многоразрядных чисел при иопользовании преобразователей когада и напряжение, имеющих меньшуо разрядность, т. е. более простых.Так, например, для сравнения 15.разрядных чисел (У =- 15) может бьть применен преобразователь с чиссм разрядовЧ+ 3п=, +1=10.Формула лгзобретенияЦчфро-анаоповое устройство сравнения двоичных чисел, содержащее регистры сравниваемых чисел, блок определения,разносли,первые и вторые входы которого соединены с выходами регистров сравниваемых чисел, и триггерподключенный к управляющим вхо. дам блока определения разности, о тли ч а ющ е е ся тем, что, с целью ловышения точности сравнения многоразрядных чисел, в него зведены дополнительный блок определения разности, пороговый блок, переключающий блок, делитель напряжения и логические элементы И и ИЛИ, причем входы дополнитель ного блока определения,разности соединены с выходами регистров сравчиваемых чисел, его управляющие входы подключены к выходам триггера, выход,репистр а первого ср авниваемо. го числа соединен со,вюдами первого и вто рого логических элементов И, выходы которых че 1 рез логический элемент ИЛИ подключены к первому входу третьего логического элемента И, соединенното вторым входом через четвертый лоический элемент И с выхочом регистра второго сравниваемого числа, а выходом - с третьим входом основного блока апредсления,разности, четвертый вход которого подключен к выходу первого логического элемечта И, а выход через делитель напряжечия соединен с первым входом переключающего блока, второй и третий входы которого подключены соответственно к выходам дополиительного блока определения разности и порогового блока, подкгпоченного к выходу дополнительного блока определения разности. Источники информации, принятые во внимав:с пр экспертизе:1. Справочник по цифровой вычпсгительной технике, К Техника, 1974.2. Лвт. саид. по заявке М 2151102/24, кл. й Об Г 7/02, 1975.Составитель С, Белан Техред И, Михайлова Редактор Л. Бабич Корректор И Сиикина ппсно яз 186/333 НС Изд. с"в 144 Тираж 841 Государственного комитета Совета Министров по делам изобретений и открытий Москва, Ж, Раушская наб., д. 4/5