Устройство для приема двоичных сигналов с непрерывной фазовой модуляцией

(53)5 Н 04 1 27/20 АВТО Изобрдачи и приройствамежсимвоЦельства,На фиэлектричества. ере ст-ройрная ройГОсудАРстВенный кОмитетПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯЧПРИ ГКНТ СССР МУ СВИДЕТЕЛЬСТВУ(71) Московский авиационный институт им, Серго Орджоникидзе и Научно-исследовательский институт точных приборов (72) П.П.Загнетов, А.Н,Ложкин и В,М.Волков(56) Авторское свидетельство СССР М 1690211, кл. Н 04 1 27/20, 1989. (54) УСТРОЙСТВО ДЛЯ ПРИЕМА ДВОИЧНЫХ СИГНАЛОВ С НЕПРЕРЫВНОЙ ФА. ЗОВОЙ МОДУЛЯЦИЕЙ етение относится к технике ема информации, а именно м приема сигналов льной связью,изобретения - упрощение ус г,1 и 2 изображена.структу ская схема предлагаемого уст Устройство содержит блок 1 фазовой автоподстройки несущей и тактовой частот, формирователь 2 несущей, первый, второй, третий, седьмой, четвертый, восьмой, пя. тый, девятый, шестой, десятый, перемножители 3 - 12, первый сумматор 13, первый вычитатель 14, второй вычитатель 15, второй сумматор 16, генератор 17 опорных сигналов, первый - четвертый интеграторы 18 - 21, двенадцатый, девятнадцатый, восем- надцатый, двадцатый, двадцать второй, шестнадцатый, одиннадцатый, семнадцатый,ЯО 1753617 А 2(57) Изобретение относится к технике передачи и приема информации. Целью изобретения является упрощение устройства. В качестве модулятора предлагается использовать устройства, обеспечивающие непрерывность фазы передаваемого сигнала на всем интервале передачи соотношения. Высокая помехоустойчивость достигается за счет оптимальной посимвольной обработки принимаемого групповогосигнала с учетом межсимвольной частотно-фазовой связи. Критерием оптимальности является минимум полной ошибки при приеме двоичных сигналов, 2 ил. тринадцатый, перемножители 22 - 30, одиннадцатый сумматор 31, четырнадцатый перемножитель 32, двадцатый, двадцать первый, пятнадцатый перемножители 33 - 35, первый, пятый, девятый, двенадцатый, второй, шестой, десятый, тринадцатый, третий, седьмой, одиннадцатый, шестнадцатый; четырнадцатйй, четвертый, восьмой, семнадцатый, пятнадцатый блоки 36 - 52 задержки, третий, двенадцатйй, десятый, четвертый, тринадцатый, седьмой; восьмой, пятый, шестой, четырнадцатый, шестнадцатый, пятнадцатый, девятый сумматоры 53 - 65, решающий блок 66.Устройство работает следующим образом,На вход устройства поступает аддативная смесь у(т) последова-.ельности сигналов 3(т); 3 = 1,8 и белого гауссового шума п(т) со спектральной плотностью й, Сформированная с помощью модулятора последовательность сигналов , ДД - Мт) представ 1 =-1ляет собой цепь Маркова второгоу(г)-я(т-ьтФлщ" 1,8, 51 =1Поступающий на вход устройства сигнал у(1) переносится на низкую частоту с помощью квадратурного преобразователя, образованного первым и вторым перемно жителями, на вторые входы которых поступают опорные квадратурные 84 колебания сов ва и ви вот.Полученные таким образом квадратурные низкочастотные составляющие входно го сигнала у(т) поступают на входы перемножителей, на вторые входы которых поступаю. опорные низкочастотные сигналы с выходов генератора 17 опорных сигналов, Яо,= 1,4, после чего в сумматорах 20 13 и 16 и блоках 14 и 15 вычитания вычисляются суммй и разности квадратурных составляющих, опорные сигналы с выходов генератора 17 имеют длительность Т и синхронизированы с помощью блока 1 с нача лом прнйема последовательности, На выходе корреляторов, образованных премножителями 3 - 12, сумматорами 13 и 16, блоками 14, 15 вычитания и интеграторами 18-21 со сбросом, образуются величины, равные ло гарифму условной вероятности наличия сигнала Яф)= 1,8 в йринимаемой смеси у(1), Поскольку сигналы 3)(1)= 1,8 попарно противоположны, то используются четыре опорных НЧ сигнала. 35Правило вынесения решения о знаке принятого информационного символа заключается в сравнении с порогом разности апостериорных вероятностей)пР(3) 1) - )пР(3) 1) 0 40 При этом апостериорные вероятностиопределяотся какР(31 (т .= (1, Р(31)к+ Р(38) к.21 Р+(Р(32)к+2 + Р(36)к+21 Р(34)к+1) . (2)Интеграл обработки одного сигналаЯф) составляет 5 Т, т.е. учитывается значение двух предыдущих и двух последующихза оп ределяемым сигналом.На выходах блоков 36, 40, 44 и 49 находятся величины, представляющие собой логарифм условной вероятностипР(31)к, наличие сигнала 31(1) в моментывремени (К -2)Т, (К -1)Т, КТ, (К+ 1)Т, (К+ 2)Таналогично для и Р 32(т); блоки 87, 41, 45 и 50.- для получения величин пР(Я 2)к, пР(32)к 1, )пР(Я 2)к; )пР(32)к+1, )пР(32)к+1, блоки 38,42;47, 51 - для пОлучвния пР(Я 5)К, )пР(35)К,)пР(Я 5)к, )и Р(35)к+1, и Р(35)к+г, а блоки 39, 43,48, 52 - для запоминания Гп Р(36)к, Р(36)к,)и Р(36)кг ПР(Я 6)к+1, ПР(36)к+2,Дальнейшее вычисление организованопо формулам (1) и (2) с учетом их логарифмирования. В результате вычислений на выхо- .де сумматора 64 вычисляется разностьлогарифмов апостериорных вероятностейпринятия сигналов 3)(1) и Я(с), Ц = 1,8, соответствующих передачи ч. 1, которая затемподается на вход решающего блоков, выносящего решение о знаке принятого информационного символа.формула изобретенияУстройство для приема двоичных сигналов с непрерывной фазовой модуляцией, содержащее четыре перемножителя, четыреинтегратора, генератор опорных сигналов,блок фазовой автоподстройки несущей итактовой частот, четырнадцать сумматоров, .два вычитателя, четырнадцать блоков задержки и решающий блок, выход которогоявляется выходом устройства, первые входы первого и второго перемножителей ивход блока фазовой автоподстройки несущей и тактовой частот являются входом устройства, первый выход блока фазовойавтоподстройки несущей и тактовой частотсоединен с входом генератора опорных сигналов,отл ича ю ще е сятем, что, с цельюупрощения устройства, введены формирователь несущей, двадцать перемножителей,три блока задержки, причем второй выходблока фазовой автоподстройки несущей итактовой частот соединен с входом формирователя несущей, первый и второй выходыкоторого соединены с вторыми входамиго блока задержки - с первыми входами шестнадцатого и семнадцатото перемножителей, вторые входы которых соединены с выходом восьмого блока задержки, выход 5 шестого блока задержки - с вторыми входами семнадцатого перемножителя й пятого сумматора, выход которого соединен с первым входом десятого сумматора, второй вход которого и выход соединены соответ- О ственно с выходом тринадцатого перемножителя и входом одийнадцатого сумматора, второй вход которого и выход соединены соответственно свыкодбм четырнадцатого перемножителя и входомдвейадцатаго сум матора, второй и третий входы которого соединены соответственйо с выходами третьего и девятого сумматоров, второй вход которого соединен с выходом восьмого сумматора, второй вход которого соединен О с выходом четырнадцатого блока задержки,выход пятого блока задержки -с первыми входами восемнадцатого и девятйадцатого перемножителей; выход двенадцатого перемножителя - с вторым входом девятнад цатого и первым входом двадцатогоперемножителей, вторые входы последнего и восемнадцатого перемножителей соединены с выходом четвертого сумматора, выход двенадцатого блока задержки - с 0 вторым входом. четвертого сумматора, выход тринадцатого блока задержки - с первым входом тринадцатого сумматора, второй вход которого и выход соединены соответственно с выходом двадцатого пере- множителя и третьим входом третьего сумматора, выход восемнадцатого перемножителя - с первым входом четырнадцатого сумматора, выход которого соединен с первымвходомпятнадцатого сумматора, выход которого соединен с входом решающего блока, выход двенадцатого сумматора - с вторым входом пятнадцатого сумматора, выходдевятнадцатого перемножителя - с третьим входом восьмого сумматора, выход шестнадцатого блока задержки - с вторым"входом шестого сумматора, выход которого соединен с первыми входами шестнадцатого сумматора и двадцатого перемножителя, второй вход и выход которого соединены соответственно с выходом семнадцатого перемножителя и вторым входом четырнадцатого сумматора, выход семнадцатого блока задержки - с третьим входом двадцатого перемножителя и первым входом двадцать первого пере- множителей, второй вход последнего и первый вхоД двадцать второго перемножителя соединены с выходом шестнадцатого пере- множителя, выход двадцать первого пере- множителя - с вторым входом первого и второго перемножителей, выход первого перемножителя - с первым входами третьего-шестого перемножителей, выход второго перемножителя соединен с первыми входами седьмого-десятого пере- множителей, первый выход генератора опорных сигналов соединен с вторыми входами третьего и седьмого перемножителей, второй - четверть й выходы генератора опорных сигналов соединены соответствен но с вторыми входами четвертого и восьмого, пятого и девятого, шестого и десятого . перемн жителей, выходы третьего и седьмого перемножителей - с входами первого сумматора, выходы четвертого и восьмого 1 перемножителей - с входами первого вычи-. тателя, выходы пятого и девятого перемножителей - с входами второго сумматора, выходы шестого и десятого перемножителей - с входами второго вычитателя, выходы 2 второго вычитателя, второго сумматора, первого вычитателя и первого сумматора соединены с первыми входами соответственно первого - четвертого интеграторов, вторые входы которых соединены с первым 2 выходом блока фазовой автоподстройки не- сущей и тактовой частот, выход первого интегратора соединен с первым входом третьего сумматора и через последовательно соединенные первый - четвертый блоки 3 задержки соединены с первым входом одиннадцатого перемножителя, выход вто-рого интегратора - с первым входом двенадцатого перемножителя и через последовательно соединенные йятый - 35 восьмой блоки задержки с первым входом тринадцатого перемножителя, второй вход которого соединен с выходом одиннадцатого перемножителя; выход третьего интегра-" тора - с первым входом четвертого 40 сумматора и через последовательно соединенные девятый - одиннадцатый блоки задержки с первым входом пятого сумматора, " выход четвертого интегратора - с вторым входом двенадцатого перемножителя и через последовательно соединенные двенадцатый -пятнадцатый блоки задержки с первым входом шестого сумматора, выход первого блока задержки соединен с вторым входом третьего сумматора и первым вхо дом седьмого сумматора; второй вход которого соединенс выходом десятого блока задержки, а выход - с первым входом восьмого. сумматора и через последовательно соединенные шестнадцатый и семнадцатый 55 блоки задержки, четырнадцатый и пятнадцатый перемножители с первым входом девятого сумматора, выход третьего блока задержки соединен с вторым входом одиннадцатого перемножителя, выход четверто1753617 Составитель Н. Лазареваедактор С. Пекарь Техред М.Моргентал Корректор И. Шулл Заказ 2776 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям113035, Москва, Ж, Раушская наб., 4/5 НТ СССР тент", г. Ужгород, ул,Гагарина, 101 шестнадцатого сумматора, выход которого соединен с вторым входом пятнадцатого перемножителя, выход седьмого блока задержки - с вторыми входами четырнадцатого и5 роизводственно-издательский комбина двадцать второго перемножителеи, выходпоследнего соединен с третьим входом девлто го сумматора.