Устройство для контроля двоичных последовательностей

(5)5 6 06 Е 11/О ОПИСАНИЕ ИЗОБРЕТЕНК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ. СССР(71) Казанский государственный универстет им. В.И.Ульянова-Ленина(56) Авторское свидетельство СССРМ 962962, кл. 6 06 Е 1116, 1981.Автоматика и вычислительная техник1982, % 6, с.66-70.(54)УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДВИЧНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ.(57) Устройство Относится к вычислительной технике и может использоваться в системах тестового диагностирования, в частности в аппаратных средствах защиты микроЭВМ от несанкционированного доступа, Цель изобретения - увеличение достоверности контроля, Устройство содержит счетчик 1, дешифратор 4, .блок 3 постоянной памяти, блок 5 сравнения, элемент ИЛИ 6 и О-триггер 2. Результат, контроля зависит как от пространственного, так и от временного расположения контролируемых двоичных наборов. 2 ил.Изобретение относится к вычислительной технике и может быть использовано в системах. тестового диагностирования., в частности может использоваться в аппаратных средствах защиты микроЭВМ от несанкционированного доступаНа фиг.1 показана схема устройства; на фиг.2 - диаграмма состояний счетчика.Устройство (фиг.1) содержит счетчик 1, 0-триггер 2, блок 3 постоянной памяти, дешифратор 4, блок 5 сравнения, элемент ИЛИ 6, информационный вход 7, синхровход 8, вход 9 сброса и выход 10.Состояния устройства (фиг.2 записаны в виде чисел от 0 до К, соответствующих двоичной записи состояний счетчика. Последовательность Со, С 1Скявляется настроечной, по которой программируется блок 3 и которая определяется контролируемой последовательностью К2" - 1, При отсутствии ошибок в контролируемой последовательности конечное состояние счетчика есть К. В блоке 3 по адресу 1 записывается значение Сь= О, 1К, информация по адресам от К до 2"-1 произвольна,Единичный сигнал на выходе дешифратора 4 появляется при поступлении на его вход двоичного состояния, соответствующего числу К.Устройство работает следующим образом,При подаче единичного сигнала на вход 9 триггер 2 переключается в единичное состояние и единичный сигнал с выхода триггера 2 через элемент ИЛИ 6 переводит счетчик 1 в нулевое состояние. При поступ. лении нулевого сигнала на вход 9 триггер 2 переКлючается в нулевое состояние. При поступлении очередного синхроимпульса на выходе счетчика 1 появляется значение адреса блока 3 и на его выходе появляется код, который в блоке 5 сравнивается с кодом,поступившим с информационного входа 7. Если коды не совпадают, то единичный сигнал с первого выхода блока 5 сравнения через элемент ИЛИ 6 подается на вход Р счетчика 1, переключая его в нулевое состояние, При совпадении кода с выхода блока 3 с очередным входным набором, единичный сигнал с второго выхода блока 5 сравнения поступает на счетный вход счетчика 1, увеличивая его содержимое на единицу. Если счетчик находится в К-м состоянии, то на его выходе появляется код, активизирующий дешифратор 4, единичный сигнал с выхода которого через элемент ИЛИ 6 переключает счетчик 1 в нулевое состояние независимо от результата сравнения в блоке 5. Таким образом, устройство функционирует согласно диаграмме переходов (фиг,2).Предлагаемое устройство отличается отизвестных технических решений возможно 5 стью настройки СА в зависимости от конкретного вида контролируемой последовательности. Блок 3 программируется так, чтодиаграмма переходов устройства совпадаетс диаграммой на фиг.2, при этом блок 310 программируется по любой настроечной последовательности Со; ССк, К 4,2"-1, гдеСо, С 1 Ск- конечный отрезок контролируемой информационной последовательности, а К - конечное состояние устройства15 после поступления всей информационнойпоследовательности,Если входная последовательность имеет длину М, а ее сигнатура- конечное состо.яние К, то число А последовательностей20 длины И, имеющих ту же сигнатуру, находится в интервале2 м-кА2 Й-к+1для случая одноразрядной информационной последовательности,25П р и м е р 1. Пусть 1001011 - информационная последовательность длины М = 7,разрядность и счетчика равна 2, блок 3 содержит по адресу 00 значение О, по адресу30 01 - значение 1, по адресу 10 - значение 1.,т,е, блок 3 программируется по конечномуотрезку 011 информационной последовательности, К - 3, конечное состояние илисигнатура есть 11 при начальном состоянии35 00 и отсутствии ошибок во входной последовательности, Переходы состояний устройства под воздействием информационнойпоследовательности имеют вид 0 -+ 0 -ф 0 -+- 0 -+О -+1-+2 -фЗ. Имеется 127 ошибочных40 последовательностей длины 7. Из них необнаруживаются следующие последовательности: 0111011, 0110011, 0011011,0101011, 1001011, 1100011, 0000011,1010011.45 П р и м е р 2. Возьмем информационнуюпоследовательность 1011011 длины й - 7,разрядность счетчика и = 2. Сначала попытаемся настроить по конечному отрезкудлины 3, но в этом случае конечное состояние50 счетчика отлично от 11, Тогда настраиваютпо конечному отрезку длины два, в этомслучае конечное состояние счетчика равно2, поэтому в блоке 3 по адресам 00 и 01записывается 1, При поступлении последо 55 вательности 1011011 на вход 7 состоянияустройства имеют вид: О -+1-+О -+1 -2 -+-+ О -ф 1 - 2, Число необнаруживаемых ошибочных последовательностей равно 16:хх 00011, хх 10011. хх 010,11, х 111011,1714604 Составитель М.ИвановРедактор М.Бланар Техред ММоргентал Корректор Т,Палий аказ 694 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям и113035, Москва, Ж, Раушская наб 4/5 ГКНТ СССР Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 1 0011 х 11, где х - произвольное значение 0или 1. Формула изобретения Устройство для контроля двоичных последовательностей, содержащее блок сравнения и счетчик, синхровход которого образует одноименный вход устройства, первая группа информационных входов блока сравнения является группой информационных входов устройства, о т л и ч а ющ е е с я тем, что, с целью повышения достоверности контроля, оно дополнительно содержит блок постоянной памяти, дешифратор, элемент ИЛИ и триггер,информационный вход которого является входом сброса устройства, выход триггера соединен с первым входом элемента ИЛИ, выход которого соединен с входом сброса 5 счетчика, счетный вход которого соединен свыходом "Равно" блока сравнения, выход "Не равно" которого сое)Втнен с вторым входом элемента ИЛИ, третий вход которого соединен с выходом дешифратора, группа 10 входов которого соединена с группой адресных входов блока постоянной памяти и подключена к группе разрядных выходов счетчика, группа выходов блока постоянной памяти соединена с второй группой входов 15 блока сравнения.