Устройство для возведения в квадрат -разрядных двоичных чисел

СОЮЗ СОВЕТСКИСОЦИАЛ ИСТИН ЕСКРЕСПУБЛИК 19) 111) 51)5 О 0 Н И Е ИЗС) БР ЕТЕ Н И ТЕЛ ЬСТ ОМУ С К АВТ ится к вычиолительыть использовано в ой обработки инфорГОСУДАРСТВЕННОЕ ПАТЕНТНОВЕДОМСТВО СССР1 ГОСПАТЕНТ СССР)(71) Научно-исследовательский институт радиотехнических измерений(56) 1, Авторское свидетельство СССРВ 842804, кл. О 06 Г 7/552, 1980.2. Авторское свидетельство СССРВ 699521, кл, 6 06 Г 7/552, 1978,(54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ ВКВАДРАТ и-РАЗРЯДНЫХ ДВОИЧНЫХ ЧИСЕЛ(57) Изобретение относится к вычислительной технике и может быть использовано вустройствах оперативной обработки информации. Целью изобретения является сокращение аппаратурных затрат на реализациюустройства для возведения в квадрат при Изобретение относной технике и может бустройствах оперативнмации,Известны устройства для возведения в квадрат п-разрядных двоичных чисел, представляющие собой совокупность сумматоров и логических элементов и осуществляющие операцию возведения чисел в квадрат за один такт, например, (1),.Недостатком этих устройств являются значительные аппаратурные затраты, быстро возрастающие с увеличением п.По техническому решению наиболее близким к заявляемому устройству является устройство для возведения в квадрат и-раэбольших значениях п, где и - разрядность исходных чисел. Цель изобретения достигается за счет сокращения количества сумматоров, необходимых для суммирования частичных произведений, Для достикения цели устройство содержит дешифраторы значений пар двоичных разрядов исходного числа, блок промежуточной обработки и блок формирования частичных квадратов. Двоичные разряды исходного чйсла разделяются на пары, при сочетании двоичных разрядов в паре 01 или 10 на суммирование передается частичное произведений, соответствующее двоичному разряду, равному 1 в этой паре разрядов, при сочетании 11 на суммирование передается сумма этих частичных произведений, предварительно образованная в блоке формирования утроенных значений частей исходного числа. 4 ил,рядных двоичных чисел, которое содержит разрядные сумматоры, последовательно соединенные межразрядными связями переноса, и элементы И, входы сумматоров соединены с выходами элементов И, а выходы - с)-ми( =1, 2, , 2 п) выходами устройства, (2 п)-й и 2 п-й выходы устройстваподключены сбответствейно к шине информационного нуля и к и-му входу устройства, 1-й вход ( = 1, 2, и) устройства соединены непосредственно со входом разрядного сумматора, выход суммы которого соединен с)=21-м выходом устройства, 1-й вход устройства( =2,3, , и) соединен с первым входом, (И)-го элемента И, второй вход которого подключен к Е-му (К - 1, 2, , И) входу устройства (2).Недостатком этого устройства являетсято, что оно требует значительных аппаратурных затрат при больших значениях и.,Цель изобретения - сокращение аппаратурных затрат на реализацию устройства 5 для возведения в квадрат и-разрядных двоичных чисел при больших значениях и.Поставленная цель достигается тем, чтов устройСтво для"возведения в квадрат и- разрядныхдвоичных чисел, содержащее 10 элементы И ицейочку и 3 последовательно соединенйыУ йо"переносу разрядных сум: маторов, выход"суммы 1-го разрядного сумматора 0 = 1, 2, , 2 п) соединен с выходом +2)-го разряда устройства, выход послед негО разряда которого соединен с выходом переноса последнего разрядного сумматора выходы первого и второго разрядов устройства подключены ко входу первого разряда исходного двоичного числа и входу 20 логйческого нуля устройства соответственно, вход 1-го разряда исходного двоичного числа ( - 2. Зп) соединен со входом 1-го разрядного сумматора ( - 1. 3, 5, , 2 п-З), дополнительно введены (р) дешифраторов 25 значений пар двоичных разрядов исходного числа (где р - и/2, округленное до ближайшего большего целого). блок предварительной обработки и блок формирования частичных квадратов, причем первый и вто рой входь 1 (гп)-го дешифратора значений пар двоичных разрядов исходного числа (гп = 2, 3, , р; гп - номер пары двоичных разрядов исходного числа) соединены соответственно со входами (2 е) и 2 щ-го 35 разрядов исходного двоичного числа устройства, блок предварительной обработки содержит (2 р) двоичных полусумматоров и цепочку из (2 р)-х последовательно соединенных по переносу двоичных суммато ров, причем. вход переноса первого, двоичного сумматора соединен со входом логического нуля устройства, вход первого разряда исходного двоичного числа устрой ства подключен к первому входу первого 45двоичного сумматора, вход г-го разряда исходного двоичного числа устройства (г = 2, 3, 2 р) соединенс первым входом г-го двоичного сумматора. вторым входом (г)- годвоичного сумматора и первым входом 50 (г)-го двоичного полусумматора, вход(2 р)-го разряда исходного двоичного числа устройства подключен ко второму входу(2 р)-го двоичного. сумматора и первому вхо- ду(2 р)-го. Двоичного полусумматора, 55 вход (2 р)-го разряда исходного двоичного числа устройства соединен с первым входом (2 р)-го двоичного полусумматора, выход переноса о-го двоичного сумматора (ц = 1, 3,5, 2 р) соединен со вторым входом о-го двоичного полусумматора, выход перейоса которого подключен ко второму входу (ц+1)-го двоичного полусумматора, а блок формирования частичных квадратов содержит элемент И и (р) линеек элементов И и ИЛИ, причем, каждая а-я линейка (в = 2, 3, , р) состоит из (2 в) элементов ИЛИ и трех групп элементов И по (2 е), (2 а) и (2 а+1) элементов И соответственно, в каждой линейке первые входы а-х (а = 1, 2;., 2 п 1-2) элементов И первой и второй групп соединен со входами а-х разрядов исходного двоичного числа устройства, а вторые входы подключены, соответственно, к первому и второму выходам(в)-го дешифратора значений пар двоичных разрядов исходного двоичного числа, выходы элементов И первой группь 1 соединены со входами а-х элементов ИЛИ гп-й линейки, выходы элементов И второй группы подключены ко входам (а+1)-х элементов ИЛИ гой же линейки, первый вход первогоэлемента И третьей группы соединен со входом первого разряда исходного двоичного числа устройства, первые входы Ь-х элементов И третьей группь (Ь = 2, 3, ., 2 гп) щ-й линейки подключены к выходам сумм с-х двоичных сумматоров (с = 1, 2, , 2 гп) блока предварительной обработки, первые входы (2 в)-го и 2 гп-го элементов И третьей группы щ-й линейки соединены с выходами сумм соответственно (2 в)-го и (2 гп)-го двоичных полусумматоров, блока предварительной обработки, первый вход (2 т+1)-го элемента И третьей группы гп-й линейки соединен с выходом переноса (2 гп)-го двоичкого полусумматора блока предварительной обработки, вторые входы элементов И третьей группы в-й линейки подключены к третьему выходу (гп)-го дешифратора, вь 1 ходы б-х элементов И третьей группы (б =1, 2, ,2 а) соединены со входами б-х элементов ИЛИ той же линейки, выходы которых подключены ко входам Ь-х разрядкых сумматоров (и " 2 в, 2 е, ., 4 щ), выходы 2 гп-го и (2 а+1)-го элементов И третьей группы той же линейки соединены со входами, соответственно, (4 гп)-го и (4 гп)-го разрядных сумматоров, первый и второй входы элемента И блока формирования частичных квадратов соединены соответственно со входами первого и второго разрядов исходного двоичного числа устройства, а выход элемента И подключен к входу первого разрядного сумматора,Дополнительно введенные элементы и связи в сочетании с известными позволяют при больших значениях и уменьшить в 1,3- 1,4 раза общие аппаратурные затраты кареализациго устройствз зэ счет сокрагцения количества входов в разрядныхсумматоров в 1,6-1 9 раза и уменыления эппаратурных затрат нэ построение этих, нэлболее объемных узлов устройства, примернов 2 раза.На фиг, 1 представлена структурная схема устройства для вазведенля В квадрат и-разрядн ых двоичн ых чисел; на фиг. 2 - функциональная схема блока предварительной обработки; нэ фиг, 3 - функциональная схема блока формирования частичных квадратов; нэ фиг. 4 - пример возведения в квадрат десятичного дваично- ГО чиСлЭ,Устройство содерхкит(фиг. 1) разрядныесумматоры 1,. (р) дешифраторав 2 значеНИй ПЭР ДВОИЧНЫХ РЭЗР 5 ГДОВ ИСХОДНОГО ЧИС" лэ (р = и/2, округлег.гное до ближайшегобольшего целого), блок 3 предварительнойобработки, блок 4 формирования части гных КВЭДРатоо, ПРИЧЕМ РЭЗРЯДНЫЕ СУММатОРЫ последовательно соединены по цепям переноса, выход суммы )-го разрядного суммэторэ= 1, 2, 2 п) соединен с выходом угу +2)-го разряда устройства, выход у 2 П последнего разряда устройства соединен с выходом переноса последнего разрядного суммэтарэ, вьгход первого уг и у 2 второгоразрядов устройства подключены ко входу первого разряда х 1 исходного двоичного числэ и Входу логичесг(ОГО нуля устрайстВэ соответственно, вход хг: 1;-го разряда исходного двоичного числа устройства (г = 2, 3, .,и) соединен со входом 1-го разрядного сумматорэ ( = 1, 3; 5, ., 2 п.-З), входы (2 в)-го и 2 гп-го разрядов исходного двоичного числа устройства (п 1 = 2, 3, р, в - номер пары двоичггьгх разрядов исходного числа) падключены соответственно к первому и второму входам (в)-го дешифрэтора 2, выход которого 5 соединен со входами блока 4, выходы 6 блока 4 подклгоченц ко входам разрядных сумматоров, входы двоичныхразрядов исходного двоичного числа устройства соединены со входами блока 4 и входами блока 3, выходьг 9-12 которога соединены со входами блока 4,Блок предварительной обработки (фиг.2) содержит 2 рдвоичных палусумматоров7 и цепочку из (2 р)-х последовательна соединенных па переносу двоичных сумматоров 8, вход переноса первого двоичнога сумматора соединен со входам логического нуля устройства, вход х 1 первого разрядэ исходного двоичного чглслэ устройства подклгочен к перваглу входу первого двоичного сумматора, вход х 2 второго разряда исходного двоичного числа устройства соединен с первым входам второго двоичного10 15 20 30 сумматора, вторым входом первого двоичного сумматора и первым входом первого двоичного сумматора, вход г-Го двоичного разряда исходного двоичнога числа устройства (г =- 3, 4, 2 р) соединен с первым входам г-го двоичного суммгторэ, вторым входом (г)-го двоич нога сумматора 8 и пе рвцм входом (г)-га двоичного сумматора 7, Вход Х 2 р.2 (2 р)-го разряда исходного двоичного числа устройства подключен ко Второму входу последнего;(2 р)-го, двоичного сумматора 8 и первому вхоцу предпоследнего, (2 р-З)-го, двоичнао полусумматора 7, вход х 2 р(2 р)-го разряда исходного дваичнсго числа устройства соединен с первым входом последнего, (2 р)- го, двоичного полусуммэторэ, Вцход переноса ц-го двоичного суммэтарэ 8 (О:= 1, 3, 5, 2 р)соединей со вторым входом Ц-ГО ДвоичноГО полусуммэторэ 7, выхаД переноса которого подключен ко второму входу (г.1+1)-га двоичнага полусуглмэторэ 7, вьгходы 9 суггматоров 8 и выходы 10, 11, 12 полусуммэторов 7 являготся выходами блб ка 3,Блок 4 формирования частичных квадратов (фиг. 3) содержит элемент И 13 и,р) линеек элементов И и ИЛИ, причем каждая гп-я линейка (ггп = 2, 3 р) состалт из (2 а) элементов ИЛИ 14 и трех групп элементов И 15, 16 и 17 но (2 в), (2 гп) и (2 в+1) элементов И соответственно, в каждой линейке первые входы а-х (а = 1, 2, ., 2 в) элементов И Ггегрвой 15 и второй 16.групп соединены со входами э-х разрядов исходного двоичного числа устройства, а вторые входы элементов И 15 и элементов И 16 падклгочены соответственно к первому и второму выходам 5 (гп)-го дешифрэторэ 2, выходы . Элементов И 15 первой группы соединеныса входами а-х элементов ИЛИ 14 в-й линейки, выходы элементов И 16 второй группы подклгючены ко"входам (э+1)-х элементов ИЛИ 14 той же линейки, первый вход первого элемента И третьей группы соединен со входом х 1 первого разряда исходного двоичного числа устройства, первые входы Ь-х элементов И 17 третьей группы (Ь = 2, 3, , 2 в) в-й линейки подключены к выходам 9 сумм с-х двоичных сумматоров (с = 1, 2, , 2 в) блока 3, первые входы (2 гп)-го и 2 вго элементов И 17 третьей группы п 1-й линейки соединены с выходами 10 и 11 сумм соответственно, (2 в)-го и (2 гп)-го двоичных полусумматоров 7 блока 3, первый вход (2 гп+1)-го элемента И 17 третьей группы в-й линейки соединен с выходом 12 переноса (2 в)-го двоичного полусуммэтора 7 блока 3, вторые входы элементов И 17 третьей группы в-й линейки подкл очсны кт етьему выходу 5 (е)-го дешифратора 2, дешифратора, подключенном ко вторымреть мувыходы д-х элементов И 17 третьей группы входам элементов И 17, и разрешает ере-и (б = 1, 2, , 2 в) соединены со входами б-х дачу двоичных разрядов сформированной в элементов ИЛИ 14 той же линейки, выходы блоке 3 предварительной суммы через элекоторых подключены ко входам й-х разряд менты И 17 и ИЛИ 14 на входы разрядных ных сумматоров 1 (и = 2 п, 2 ев), сумматоров 1, Блок 3 формирует предваривыходы 2 а-го и (2 гл+1)-го элементов И 14 тельные суммы" двоичных разрядов исход- третьей группы той же линейки соединены ного числа, соответствующие всем р парам со входами соответственно (4 гп)-го и (4 п 1- разрядов, кроме первой пары, для которой 2)-го разрядных сумматоров 1, первый и вто эта сумма не требуется, Предварительная. рой входы элемента И 13 блока 4 сумма для п-й пары разрядов образуется соединены, соответственно, со входами суммированйем части исходногодвоичного . первого х 1 и вгорого хг разрядов исходного числа, содержащей разряды х 1, х 2, , х 2-2 с двоичного числа устройства, а выход эле- этой же частью исходного числа, увеличен- мента И 13 подключен ко входу первоо 15. ной на один старший разрядхгы иудвоенразрядного сумматора ной путем сдвига на один разряд в сторонуУстройство работает следующим абра- старших разрядов, Разряд хидобавляетзом. двоичные разряди исхбдного числа ся вследствие того, что каждый последую-.разбиваются на пары,начинаяс первой па- щий частичный квадрат, соответствующий ры младших разрядов хг, х 1. Всего образу двоичному разряду х+1 исходного числа, ется р пар, последняя пара разрядов может содержит на один разряд больше, чем быть неполной, она дополняется"нулем в предыдущий частичный квадрат, соответстстаршем разряде. Каждая пара разрядов, вующий разряду хькроме первой, поступает на входы своего Для а-й пары двоичных разрядов преддешифратора 2, Если в-я пара разрядов 25 варительная сумма содержит 2 п+1 двоич(а=2,3 р)представляетсобойкомбина- ных разрядов, из которых три старших циюОО,тонинаодномизвыходов 5(а)-го разряда образуются на выходах 10, 11, 12 дешифратора не будет сформирована логи- двух двоичных полусумматоров 7, отдель- ческая единица,: . :ных для каждого значения гп. ОстальныеЕсли гп-я пара разрядов представляет ЗО двоичные разряды предварительной суммы собой комбинацию 01, то логическая едини- формируются на двоичных сумматорах 8, с ца будет сформйроваиа на первом выходе Ь выходов 9 которых считываются младшие (в)-го дешифратора, йодключенком ко разряды предварительных сумм, кроме первторым входам элементов И 15 в-й линейки ваго разряда. В качестве первого разряда в элементов И-ИЛИ блока 4, Логическая еди каждой предварительной сумме используница, присутствующая на вторых входах ется первый двоичный разряд х 1 исходного элементов И 15, разрешает передачу двоич- числа.ных разрядов х, х 2, , хыисходного числа Структура блока 4 позволяет для каждой через элементы Й 15 и элементы И 14 на в-й пары разрядов уменьшить количество выходы 6 блока 4 и далее на входы разряд входов в разрядных сумматорах с (2 в) +ных сумматоров 1 (2 гл) = 4 гпдо 2 е+1 входов, т.е, сократитьЕсли в-япара разрядов представляет их на 2(т), При увеличении в отношениесобой комбинацию 10, то логическая едини- (2 в+1)/(4 гп) приближается к 0,5.цапоявляетсянавторомвыходебдешифра- На фиг. 4 приведен пример возведетора; подключенном ко вторым входам 45 ния в квадрат десятиразрядного числа элементов И 16 пт-й линейки элементов Б. Результат образуется путем ИЛИ блока 4. Логическая единица, присут- суммирования шести слагаемых. Слагаествующая на вторых входах элементов И 16, мое, расположенное в первой строке снизу, разрешает передачу двоичных разрядов х 1, состоит из двоичных разрядов исходного х 2 х 2-2 исходного числа через элементы 50 числа, непосредственно передаваемых нэ И 16 и элементы ИЛИ 14 на входы разряд- входы разрядных сумматоров. Слагаемое во ных сумматоров 1. При этом двоичные раз- второй строке формируется на выходе элеряды исходного числа, передаваемые через мента И 13 блока 4(а=1); Слагаемые в третьей элементы И 16, поступают на входы разряд- - шестой строках соответствуют в = 2, 3, ных сумматоров 1 со сдвигом на один раз 4, 5, Так как вторая и последняя пара дворяд в сторону старших разрядов, по ичных разрядов(в -2, 5) исходного числа сравнению с двоичными разрядами, пере- содержат по две единицы, то слагаемые в даваемыми через элементы И 15. третьей и шестой строках представляют соПри наличии комбинаций 11 логическая бой суммы, снимаемые с выходов блока 3 иединица формируется на третьем выходе 5передаваемыечерезэлементы И 17 соответ-.количеству С всех входов элементов И и ИЛИ, включая те элементы И-ИЛИ, из которых построены двоичные сумматоры и полусумматоры, Оптимальная схемадвоичного 5 сумматора, реализованная в системе ТТЛ(серии 155, 555), содержит 7 элементов И и 2 элемента ИЛИ с общим количеством входов Сс = 22, а схема полусумматора - 3 элемента И и один ИЛИ с общим количест 10 устройства - прототипа Определяются следу 15 ющим образом; 20 Аппаратурные затраты на реализацию заявляемого устройства составят; 30 35 40 ствующих линеек блока 4. Третья пара двоичных разрядов содержит сочетание 10, четвертая - 01, поэтому слагаемые в четвертойстроке формируются на выходах элементовИ 16 линейки элементов И-ИЛИ для в"3, ав пятой строке - на выходах элементов И 15для ги=4. Второй разряд результата всегдаимеет значение логического нуля, в соответствии со схемой на фиг, 1.Аппаратурные затраты в устройстве -прототипе состоят из затрат на двухвходовые элементы И и на разрядные сумматоры.Кэк указано в описании устройства - прототипа, количество элементов И в устройстверавно (и -и)/2. Разрядные сумматоры в устройстве - прототипе, как и в заявляемомустройстве, строятся как обычно, на основедвоичных сумматоров и двоичных полусумматоров, которые внутри разрядных сумматоров соединены последовательно поцепям сумм, а между разрядными сумматорами - последовательно по цепям переносов, образуя матричную структуру, Приэтом количество двоичных сумматоров иполусумматоров в каждом разрядном 2сумматоре равно количеству входов, вэтом сумматоре минус один, э общее количество двоичных сумматоров и полусумматоров в устройстве равно количествуэлементов И в устройстве, то есть (и -и)/2,гиз них полусумматоров (п) сумматоров(и /2-Зп /2+1).Аппаратурные затраты в заявляемом устройстве будут состоять из затрат на каждый из блоковфиг, 1, Блок 4 содержит(гп)линеек элементов И-ИЛИ, каждая линейкавключает в себя (2 гп) элементов ИЛИ, по. (2 т) элементов И 15, И 16 и (2 гп+1) элементов И 17. В сумме все линейки содегожатгпг -1 = пг/4-1 элементов ИЛИ и Згп -2=Зи /4-2 двухвходовых элементов И. Разрядные сумматоры 1 будут содержать в расчете на каждую линейку на один двоичныйполусуммэтор и на 2(гп)-1 двоичных сумматоров меньше, чем разрядные сумматоры в 4устройстве-прототипе, Всего разрядныесумматоры 1 будут включать в себя и/2 двоичных полусумматоров и п /4-и/2-2 двоичгных сумматоров, Дешифратары 2 содержатпо три двухвходовых элемента И, всего они 5включают в себя (и/2-1) элементов И. Блок3 содержит идвоичных сумматоров и и двоичных полусумматоров,Всего в заявляемом устройстве содержится Зпг/4+Зп/2-5 двухвходовых элементов И, и /4-1 элементов ИЛИ, п /4+и/2-5гдвоичных сумматоров и Зп/2-2 двоичныхполусумматоров,Аппаратурные затраты оцениваются,как принято для комбинационных схем, по вом входов Сп, = 8. В блоках 4 и 2 элементьИ имеют по два входа (Си = 2). элементыИЛИ - три входа (Сили = 3),Аппаратурныезатраты нэ реализацию Сп = Си(п - и)/2+ Спс(п)+=. 31 п /4+2 би. Значения аппаратурных затрат Сп и Сздля и = 8, 12, 16, 20, 24, 32, 40, 48, 56 и 64, э также отношение Сп/Сз приведень 1 втаблице,Из данных таблицы видно, что при п24 аппаратурные зэтрать 1 на реализацию заявляемого устройства для возведения в квадрат и-разрядных двоичных чисел в 1,271,4 раза меньше. чем на устройство - прототип. Формула изобретения Устройство для возведения в квадрати-разрядных двоичных чисел, содержащее элементы И и цепочку из последовательно соединенных по переносу разрядных сумматоров, выход суммы )-го разрядного сумматора 0 = 1, 2, , 2 и) соединен с выходом(+2)-го разряда устройства, выход последнего разряда которого соединен с выходом переноса последнего разрядного сумматора, выходы первого и второго разрядов устройства подключены к входу первого разряда исходного двоичного числа и входу логического нуля устройства,соответственно, вход 1-го разряда исходного двоичного числа(К =2, 3,4, , и)соединен с входом 1-го разрядного сумматора ( = 1, 3, 5, , 2 п-З),о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат при больших значениях и, оно содержит (р) дешифраторов значений пар двоичных разрядов исходного числа (где р = п/2, округленное до ближайшего большего целого),10 15 20 25 30 блок предварительной обработки и блок формирования частичных квадратов, причем первый и второй входы (в)-го дешифратора значения пар - двоичных разрядов исходного числа (гп = 2, 3, , р; в - номер пары-двоичных разрядов исходного числа) соединены с входами (2 в) и 2 в-го разрядов исходного двоичного числа устройства, блок предварительной обработки содержит (2 р) двоичных полусумматоров и цепочку из (2 р)-х посл едовател ьно соединенных по переносу двои аньах сумматоров, причемвход переноса первого двоичного суммато.ра соединен с входом логического нуля устройства, вход первого разряда исходного двоичного числа устройства подключен к первому входу первого двоичного сумматора, вход г-го разряда исходного двоичного числа устройства (г = 2, 3, ., 2 р) соединен с первым входом г-го двоичного сумматора, вторым входом (г)-го двоичного сумматора и первым входом (г)-го двоичного полусумматора, вход (2 р)-го разряда исходного двоичного числа устройства подключен к второму входу (2 р)-го двоичного сумматора и первому входу (2 р)-го двоичного полусумматора, вход (2 р)-го разряда исходного двоичного числа устройства соединен с первым входом (2 р)-го двоичного полусумматора, выход переноса ц-го двоичного сумматора (ц = 1, 3, 5, , 2 р) соединен с вторым входом са-го двоичного полусумматора, выход переноса которого . подключен к второму входу (с 1+1).го двоичного полусумматора, а блок формирования частичных квадратов содержит элемент И и (р) линеек элементов И и ИЛИ, причем каждая в-я линейка (гп = 2, 3, ,р) состоит их(2 гп)-х элементов ИЛИ и трех групп элементов И по (2 в), (2 в) и (2 в+1) элементов И, соответственно в каждой линейке, первые входы а-х (а = 1, 2, .2 в) элементов И первой и второй групп соединены с входами а-х разрядов исходного двоичного числа устройства, а вторые входы подклаачены соответственно к первому и второму выходам (в)-го дешифратора значений пар двоичных разрядов исходного двоичного числа, выходы элементов И первой группы соединены с входами а-х элементов ИЛИ в-й линейки, выход элементов И второй группы подключеньа к входам(а+1)-х элементов ИЛИ той же линейки, первый вход первого элемента И третьей группы соединен с входом первого разряда исходного двоичного числа устройства, первые входы Ь-х элементов И третьей группы (Ь = 2, 3,2 гп) в-й линейки подключены к выходам сумм С-х двоичных сумматоров (С =- 1, 2,;. 2 в) блока предварительной обработки, первые входы (2 в)-го и (2 в)-го элементов И третьей группь 1 в-й линейки соединены с выходами сумм соответственно (2 в)-го и (2 в)-го двоичных полусумматоров блока предварительной обработки, первый вход (2 в+1)-го элемента И третьей группьа в-й линеааки соединен с выходом переноса (2 в)-го.двоичного полусумматора блока предварительной обработки, вторые входы элементов И третьей группь 1 в-й линейки подключены к третьему выходу (в)-го дешифратора, выходы б-х элементов И третьей группы (с 3 =- 1, 2, , 2 в) соединены с входами б-х элементов ИЛИ той же линейки, выходы которых подключены к входам Ь-х разрядньах сумматоров (Ь = 2 п 1-2, 2 гп,4 в), выходы (2 в)-го и (2 гп+1)-го элементов И третьей группы той ке линейки соединены с входами соответственно (4 в);го и (4 в)-го разрядных сумматоров, первый и второй входы элемента И блока формирования частичных квадратов соединены соответственно с входами первого и второгоразрядов исходного двоичного числа устройства, а выход элемента И подключен к входу первого разрядного сумматора.1784977 схо 3 ио 6 з ОООО/ Редактор укач ект л Тираж ПодоиснГосударственного комитета по изобретениям и откр Ъ 113035, Москва, Ж, Раушская наб., 45 и ГКНТ