Регенератор двоичных сигналов

О ЮА-НИ Е ИЗОБРЕТЕНИЯ Союз Советскнк Соцналнстнческнк Республик(22) Заявлено 20,10,77 (21) 2535144/18-09с присоединением заявки Йо(51)М, Кл,2 Н 04 В 3/02 Государственный комитет СССР по делам изобретений и открытий(71) Заявитель Ленинградский ордена Ленина институт инженеровжелезнодорожного транспорта им. академика В.Н.Образцова(54) РЕГЕНЕРАТОР ДВОИЧНЫХ СИГНАЛОВ Изобретение относится к радиотехнике и может использоваться в аппаратуре передачи дискретной информации.5Известен регенератор двоичных сигналов, содержащий блок элементов буферной памяти, два объединенных по входу распределителя для записи и считывания информации, задающий гене ратор, подключенный к входу блока синхронизации, и выходной триггер 11Однако такой регенератор не обеспечивает высокой точности регенерации.Цель изобретения - повышение точности регенерации.Для этого в регенератор двоичных сигналов, содержащий блок элементов буферной памяти, два объединенных по входу распределителя для записи и считывания информации, задающий генератор, подключенный к входу блока синхронизации, и выходной триггер, введены асинхронный приемник, элемент ИЛИ, блок элементов записи, блок элементов считывания, блок элементов ИЛИ, ключ и последовательно соединенные блок добавления, блок вычитания, распределитель и коммутатор, один выход коммутатора черезпервый счетчик подключен ко входублока добавления, второй выход черезвторой счетчик подключен к другомувходу блока вычитания, а третийвыход подключен к другим входам первого и второго счетчиков, причем выходы асинхронного приемника подключены к входам блока элементов записи, а через элемент ИЛИ - к другомувходу коммутатора и другому входублока синхронизации, первый выходкоторого подключен к другому входублока добавления, а второй выходподключен к входу ключа, выход которого подключен к управляющему входу первого распределителя для записии считывания информации,разрядныевыходы которого подключены к входамблока элементов считывания, выходыкоторого через блок элементов ИЛИподключены к входам выходного триггера, при этом четвертый выход коммутатора подключен к управляющемувходу второго распределителя для записи и считывания информации, разрядные выходы которого через последовательно соединенные блок элементов записи и блок элементов буфернойпам;".: подключены к другим входам блока элементов считывания, причем выходы блоКа элементов памяти подключены соответственно к другим входам блока элементов записи, при этом соответствующий разрядный выход второго распределителя для записи и считывания информации подключен к другому входу ключа, а выход задающего генератора подключен к другому входу асинхронного приемника, при этом на третий вход ключа и другие входы первого и второго распределителей для записи и считывания информации подан сигнале установка нуля.На чертеже дана структурная электрическая схема предложенного регенератора.Регенератор двоичных сигналов содержит блок 1 элементов буферной памяти, распределители 2.и 3 для записи и считывания информации, задающий генератор 4, блок 5 синхронизации, выходной триггер б, асинхронный приемник 7, элемент ИЛИ 8, блок 9 элементов записи, блок 10 элементов считывания, блок 11 элементов ИЛИ, ключ 12, блок 13 добавления, блок 14 вычитания, распределитель 15, коммутатор 16, счетчики 17 и 18.Устройство работает, следующим образом.Сигнал двоичной информации поступает на вход асинхронного приемника 7, на выходах которого в зависимости от входного сигнала формируются импульсы, соответствующие границам (энакопеременам) элементарных посылок. Импульсы, соответствующие положительным знакопеременам (О двоичной информации переходит в 1) снимаются с одного входа, импульсы отрицательных знакоперемен (1 переходит в О) - с другого выхода, Асинхронный приемник 7 устраняет дробления посылок и работает по дискретному принципу, для чего на один из входов его подается сигнал частоты дискретизации от задающего генератора 4. При этом специальных синхронизирующих импульсов для работы асинхронного приемника 7 не требуется. Импульсы положительных и отрицательных знакоперемен во входном сигнале подаются на входы блока 9 элементов записи. С выхода блока 5 синхронизации через блоки добавления 13 и вычитания 14 поступает на вход распределителя 15 импульсный сигнал с частотой, превышающей в 4 раза тактовую частоту Е . Распределитель 15 рассчитан на 4 выхода и одновременно выполняет функцию обычного счетчика, поэтому сигнал с 4-го выхода распределителя 15 имеет тактовую частоту и управляет работой распредЕлителя 2,При отсутствии фазовых флуктуаций во входном сигнале импульсная часто 55 60 65 качание входного сигнала продолжается и дальше и превышает +1/2 с,(или -1/2 с , то происходит еще одно вычитание (или добавление), что приводит к изменению фазы сигнала записи на 1/2 тактового периода.При ослаблении качания (изменении фазы в сторону нормального положения) происходит обратная подстройка - путем добавления и вычитания импульсов установится первоначальная нормальная та и фаза сигнала с выхода распределителя 15 совпадает с тактовой частотой Й 8. При появлении фазовых флуктуаций, особенно коррелированных,входной сигнал смещается по фазе всторону, тогда как фаза сигнала записи без принятия специальных мер остается неизменной вследствие высокойинерционности олока 5 синхронизации,Если при этом осуществлять записьинформации в блок 1 элементов с неизменной тактовой частотой, то появл.ются ошибки, когда амплитуда качанийсовместно с шумовыми флуктуациямифазы границ посылок превышает половину длительности пОсылОк,15 Для того, чтобы при записи в блок1 элементов ошибок не происходило,фаза сигнала записи должна повторятьфазовые качания входного сигнала,т,е. в соотвежствии с фазой входного2 О сигнала должна изменяться фаза управляющих импульсов выхода распределителя 15,При отсутствии качаний сигнала навходе регенератора фазовое положение5 4 ефлуктуирующих границ пОсылОк соответствует середине тактового периодаимпульсной последовательности с выхода распределителя 15. Реальные шумовые флуктуации границ посылок обычноневелики и в основном находятся впромежутке от +1/4 С (где Ч:- длительность неискаженной элементарнойпосылки),Качания фазы входного сигнала приводят к тому, что, начиная с некоторрЗ 5 го момента времени фаза границы эле-.ментарной посылки приобретает регулярное смещение, которое, превышая значение 1/4 со, начинает совпадать вовремени либо с ( - 1/4 т), либо с40 (+1/4 со) состояниями распределителя15. Если таких совпадений насчитывается три подряд, то происходит добавление.или вычитание импульсов на входе распределителя 15Это, в свою очередь, приводит кизменению фазы импульсов (сигналазаписи) на +1/4 (или -1/4) периодатактовой частоты Ео и обеспечиваетслежение эа фазовым качаниемвходного сигнала, так как после такой подстройки фазы сигнала записифазовое положение последующих границэлементарных посылок приходится ужеопять примерно на середину тактовогопериода стробирующих импульсовЕсли10 фаза ,гнала записи. Вероятность смещения "раницы посылки за пределы +1/4 т три раза подряд из-за обычных краевых искажений ничтожно мала.Сигнал на вход каждого из счетчиков 17 и 18 поступает с выхода коммутатора 16, на входы которого подаются импульсы знакоперемен во входном сигнале и потенциалы с выхода распределителя 15.Импульсы с выходов счетчиков 17 и 18 поступают на входы блоков добавления 13 и вычитания 14.Перевод процесса записи из одной ячейки блока 1 элементов в другую происходит в момент появления очередного стробирующего импульса (сигнала записи) . В связи с этим первоначальная запись информации в каждую последующую ячейку осуществляется в зависимости от того, что записано в предыдущей ячейке. Если в предыдущей ячейке была записана 1 (или О), то и в последующую вводится 1 (или, соответственно; О). Этот процесс осуществляется в моменты переключения ячеек блока 1 элементовЕсли в течение нового тактового интервала знакоперемена двоичной информации отсутствует, то и состояние ячейки блока 1 элементов.не изменяется. Если знак посылки изменил-. ся, автоматически меняется состояние последующей ячейки.Последовательность считывания и переключения с одной ячейки блока 1 элементов на другую обеспечивается распределителем .3. Считывание информации в регейераторе отстает от записи на время, равное и/2 т, где и - число ячеек блока элементов (в нашем случае и = 4), Для предотвращения переполнения блока элементов максимальный уход фазы входного сигнала в этом случае допускается равным +и/2 С . Запаздывание цикла считывания относительно цикла записи на время 2 со осуществляется следующим образом. Началом цикла записи можно считать , момент появления заднего фронта первого импульса, поступившего на вход распределителя 2. Для обеспечения отставания цикла считывания на 2 ч;о он должен начаться в момент появления заднего фронта третьего импульса который совпадает с задним фронтом импульса на втором выходе распределителя 2. Поэтому сигнал с этого выхода открывает через ключ 12 доступ тактовым импульсам на вход распреде-лителя 3. Ключ 12 закрывается импульсом установка О, который формируется в момент включения аппаратуры. Этим же импульсом в момент начала 15 20 25 30 35 40 45 50 55 60 65 работы регенератора осуществляетсяустановка нуля распределителей 2 и 3. Таким образом, в регенераторе двоичных сигналов происходит уменьшение вероятности ложного приема информации и обеспечение высокой цикловой устойчивости тактовой синхронизации,формула изобретения Регенератор двоичных сигналов, содержащий блок элементов буфернойпамяти, два объединенных по входураспределителя для записи и считывания информации, задающий генератор,подключенный к входу блока синхронизации, и выходной триггер, о т л ич а ю щ и й с я тем, что, с цельюповышения точности регенерации, введены асинхронный приемник, элементИЛИ, блок элементов записи, блокэлементов считывания, блок элементовИЛИ, ключ и последовательно соединенные блок добавления, блок вычитания, распределитель и коммутатородин выход коммутатора через первыйсчетчик подключен ко входу блока добавления, второй выход через второйсчетчик подключен к другому входублока вычитания, а третий выход подключен к другим входам первого и второго счетчиков, причем выходы асинхронного приемника подключены к входам блока элементов записи, а через элемент ИЛИ - к другому входу коммутатора и другому входу блока синхро. низации, первый выход которого подключен к другому входу блока добавления, а второй выход подключен к входу ключа, выход которого подключен к управляющему входу первого распределителя для записи и считыванияинформации, разрядные выходы которого подключены к входам блока элементов считывания, выходы которого через блок элементов ИЛИ подключенык входам выходного триггера, приэтом четвертый выход коммутатора подключен к управляющему входу второго распределителя для записи и считывания информации, разрядные выходы которого через последовательно соединенные блок элементов записи и блокэлементов буферной памяти подключены к другим входам блока элементов считывания, причем выходы блока элементов памяти подключены соответственно к другим входам блока элементов записи, при этом соответствующий раэрядный выход второго распределителядля записи и считывания информацииподключен к другому входу ключа, а выход задающего, генератора подключенк другому входуасинхронного приемника, при этом на третий вход ключа7432 1,1 н др гие входы первого и второго распределителей для записи н считыванияинформации подан сигнал установкануля. оставитель Т.Маркинаехред Л.Теслюк Корре екмар анска едактор В акаэ 3632 Подписнокомитета СССРоткрытийя наб., д. 4/5 7 ог ий к иал ППППатент, г. Ужгород, ул. Проектная,ЦНИИПИ по де 113035, МоскТираж ударствениэобрете Ж, Ра Источники инфоомации,принятые во внимание при экспертизе 1. Патент Японии Р 45-102308,кл. 96/7, 1963 (прототип) .