Патенты с меткой «двоичного»

Номер патента: 780000

Опубликовано: 15.11.1980

Автор: Диденко

МПК: G06F 5/02

Метки: градусов, двоично-десятичный, двоичного, код, кода, минут, секунд

...регистор - со вторыми информационными входами схемы сравнения, "-"йричемвходы первого регистра соединены с входами младших разрядбв"шифратора эквивалейтов, выходй -которого соединены с входами накопительных.сумматоров градусов, минут и се 6 зуемого слова. 3 10 3 20 2 36 35 40 4 Я 30 40 кунд; выходы переполнения накопительных сумматоров секунд и минут соединены с входами переноса сумматора соответственно минут и градусов, а информационные выходы накопительных сумматоров градусов, минут и секунд соединены с соответствующими выходами преобразователя.Накопительные сумматоры секунд, минут и градусов построены на основе известных двоично-десятичных сумматоров.В качестве формирователя разрядных весов может использоваться также ДЗУ с объемом...

Номер патента: 780001

Опубликовано: 15.11.1980

Авторы: Жмак, Рязанцев

МПК: G06F 5/02

Метки: двоичного, единичный, код, кода, позиционный

...является преобразовательдвоичного кода в единичный позиционный 121, содержащий полный дешифратор с и входами Ь :1 ос 1 , где 2. число разрядов выходного кода) иК выходами 1,К = 2"), входы и выходыкоторого соединены с соответствующими входами и выходами преобразователя,2Недостаток известного превателя состоит в том, что ввыполняется за.кон равноверояпоявления единиц в разрядахного кода. 3 Целью изобретения является расширение класса решаемых задач, заключающееся в обеспечении равновероятного закона появления единиц в разрядах выходного кода.Это достигается за счет того, что в предлагаемый преобразователь двоичного кода в единичный позиционный код введены неполный дешифратор первого типа с Й входами и С = Ь -К выходами, группа...

Номер патента: 781806

Опубликовано: 23.11.1980

Автор: Лукашенко

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...для 2-й тетрады,Из табл,1 видно, что для двух соседнихзначений входных кодов константы одинаковыеЗначениями их являются для первой тетрадычисла 1, 2, 3, 5, б, 7; для второй - 2, 4, б,8, 10, 12, 14.Пример определения констант приведен втабл, 2,В 1 о 50 В 0,001,0111 Таким образом, преобразуемый двоично. десятичный код получается из суммирования 55 по пюд 2 входного двоичного кода разбитого 1 на тетрады и константы к ним, 0010, 00110011; 0100 Взо ь; Д П р и м е ч а н и е: где В,о - значениечисла в десятичной Преобразователь двоичного кода в двоичнодесятичный, работает следующим образом. 22-23 24-25 26-27 28-29 30-31 32 - 33 34-35 4При разработке преобразователя составляется таблица соответствующих чисел в двоичном и двоично-десятичном...

Номер патента: 782155

Опубликовано: 23.11.1980

Авторы: Андреев, Быстров, Душкин, Кот, Кремнев, Максимов, Снетков

МПК: H03K 13/24

Метки: двоичного, десятичный, код, кода, последовательного, преобразования

...переключателя 1 импульс третьего разряда последователь"ного двоичного кода через элемент 24поступает на вход линии 17 задержки,с первых четырех отводов которойсии".маются четыре параллельно-последовательных импульса и поступают на элемент 12, с выхода которого четырепоследовательных импульса через элемент 4 поступают на счетный вход счетчика 18 для заполнения первой декадысчетчика 18.60 Четвертый тактовый импульс перебрасывает переключатель 1 с третьегоположения в четвертое. С четвертоговыхода переключателя 1 снимается напряжение разрешения на элемент 5. На65 остальные элеМенты И выдается за782155 прет. Одновременно с четвертым тактовым импульсом импульс четвертого разряда последовательного двоичного кода ерез элемент 24 поступает на...

Номер патента: 783787

Опубликовано: 30.11.1980

Авторы: Вергун, Колодчак

МПК: G06F 5/02

Метки: градусов, двоично-десятичный, двоичного, код, кода, минут

...первым элементом ИЛИ 15, в зависимости от вида преобразуемого кода.Распределитель импульсов 16 формирует импульсы, необходимые для син О хронизации работы всех узлов преобразователя,Коммутатор 17 служит для поочередного приема содержимого тетрад и выдачи на первый блок коррекции и пред- З 5 ставляет собой элементы И для разрядов каждой тетрады.Первый блок 18 коррекции предназначен для коррекции содержимого тетрад и представляет собой комбинацион ную схему со следующей зависимостью между входными и выходными сигналами.Вход: 0000 0001 0010 0011,0100, 0101 0110, 0111,1000, 1001.Выход: 0000, 0001, 0010, 0011,0100, 1000, 1001, 1010,1011, 1100Входные комбинации двоичных, кодов, 5 пбольшие или равные пяти блокам коррекции,...

Номер патента: 783788

Опубликовано: 30.11.1980

Авторы: Волкова, Канашкевич, Ковган

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...с частотой,Г/2,где Й - частота импульсов генератора1.Одновременно импульсы с выходагенератора 1 через элемент И-НЕ 2к десятичный делктель 10 подаютсяна вход второго коммутатора 11.Управление зткм коммутаторам осуществляется при помощи второго двоична-десятичного счетчика 13, В зависимости от порядка десятичного числа на разрядных выходах второгодвоична-десятичнога счетчика, тотили иной выход поцключается к счетному входу первого двоична-десятичного счетчика 12. В результате на счетный вход двоична-десятичного счетчика12 поступают импульсы с частотой/1 РъЧастоты импульсов, поступающихна счетные входы счетчика 8 идвоична-десятичного счетчика. 12, связаны между собой как2"При переполнении двоична-десятичного счетчика 12 сигнал...

Номер патента: 796838

Опубликовано: 15.01.1981

Авторы: Мингалеев, Павлов, Пластун

МПК: G06F 5/02

Метки: двоичного, код, кодав, троичный

...шина соединен цательных си входом отрица го троичных э входная шина дами положите оедннена с ьного сигнала м отрицательсо вторым вхоов четвертоорая входная входом отриго и с первымналов втооо 2. Третьяпервыми вхоалов первого796838 на шины Х, Х и Х 9.преобразователя1представляется сигналом положительной полярности, а .фОфф - сиг"налом отрицательной полярности.Система тактового питания схемыпреобразователя трехфаэная, при этомвходная кодовая комбинация сигналовпо шины Х- ХЭ элементов 1, 2 и 4поступает через три Фазы (один такт)передачи информации по элементам схеьо (Фиг. 2) Тактовым импульсом второй Фазы считывается информация сэлементов 1 и 2, третьей Фазы - сэлементов 3 и 4. Импульсы поступаютна шины Х- Хз элементов 1, 2 и 4во...

Номер патента: 809149

Опубликовано: 28.02.1981

Автор: Розов

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, код, кода, сме-шанных, чисел

...десятичных чисел.Преобразование осуществляется методом деления переводимого числа (а в дальнейшем остатков) без восстановления остатка на свой двоичный эквивалент при нахождении каждой двоично-десятичной тетрады, Под действием управляющего импульса из блока 4 считывается соответствующий эквивалент (в начале преобразования старший, т.е. гп=1), двоичный параллель ный код которого поступает на вход сумматора-вычитателя 5 и служит при нахождении данной тетрады делителем. Делимым же служит поступивший на другой вход сумматора-вычитателя 5 двоичный параллельный код входной информации (в дальнейшем делимым является предыдущий остаток). Блок 2 разрешает в первом такте преобразования вычитание делителя из делимого в...

Номер патента: 809150

Опубликовано: 28.02.1981

Авторы: Березин, Кисурин

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кодав

...входами 6 и 7 для параллельного и последовательного ввода данных в младший разряд (1+1) -ой тетрады. Выход старшего разряда блока 2 коррекции соединен также с управляющими входами ключа 3 и через инвертор 5 с управляющим входом ключа 4, Выход ключа 3 соединен со входом записи данных в тетраду, а выход ключа 4 соединен со входом сдвига данных в тетраде, Входы ключей соединены с входом 8 синхронизации преобразователя.Преобразователь работает следуюшим образом.В течение каждого такта преобразования к содержимому тетрады 1 в блоке 2 коррекции добавляется число три независимо от величины числа, поступающего из тетрады 1. Если результат меньше восьми, что равносильно тому, что исходное содержимое тетрады меньше пяти, то на выходе...

Номер патента: 809155

Опубликовано: 28.02.1981

Авторы: Корнейчук, Пономаренко, Рахлин, Савченко, Тарасенко, Торошанко

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоично-деся-тичного, двоичного, двоичный, кода

...- блок 5 приема информации - вход регистра 1. В каждом 1-ом5цикле (1 = 2, 4 2 п) по сигналу К из блока 9 управления информация, переписываемая из регистра 1 в регистр 2, корректируется сумматором 15. Коррекция заключается в сложении кода регистра 1 с кодом, вырабатываемым блоком 16 коррекции в за- говисимости от содержимого четвертого разряда (цепь 17) регистра 1 в (4)+1)-м такте цикла коррекции К=О, 1, 2, гп - 1).При нулевом значении четвертого разрядаз (4) +1) -м такте блок 16 коррекции вырабатывает код 0000, при единичном значении -код 1101, который в 4)+1) =м, (4)+2)-м,(4) +3) -м и (4) +4) -м тактах последовательномладшими разрядами вперед поступает навход сумматора 15. В цикле коррекции в каждом (4)+4)-м такта выработка сигнала...

Номер патента: 809157

Опубликовано: 28.02.1981

Авторы: Браташова, Смирнов, Тимофеев, Федоров

МПК: G06F 5/02

Метки: вдвоично-десятичный, градусов, двоичного, код, кода, минут, секунд

...7 минут. Сигнал переполнения со счетчика 7 минут оступаст на вход счетчика 6 градусон. Одновременно сигнал со счетчика-формирователя 8 поступает на управляюший 4 счсг пс 9 с постоянным коэффициентом счета, который на каждом 11-ом импульсе воздействует через управляющий вход на счетик-формирователь 8, меняя его коэффициент счета с восьми на левять. Выходы сцетчика-формирователя 8 соединены с дсшиф- О ратором 10 секрл, который преобразует двоичный кол младших разрядов в лвоично-десятичный кол единиц секунд.Когда число, записанное в лвоичном счетчике З,будет считанным ло конца, дешифратор 4 нуля выдает сигнал запрета на элемент И 2, который прекрансает подачу импульсов от генератора 1 в преобразователь, и процесс преобразования...

Номер патента: 815870

Опубликовано: 23.03.1981

Авторы: Гайворонский, Рогозов, Самойлов

МПК: H03K 3/286

Метки: двоичного, деления, каскад, частоты

...Р-области). Коллектором р-й р транзистора 8 является база и р-й транзистора 3, последняяявляется первым коллектором р В р транзистора 9. Вторым коллектором р-и ртранзистора 9 является база й-р й транзистора 2, В базу й-й транзистора 2дырки инжектируются через р-в-р транзистор О ( переинжекторная четвертаяР-область является общей для и-р-йтранзисторов 2 и 3).Эмиттеры всех й-р-й и базы всехр-й-р объединены с шиной нулевого потен пиала,Работает каскац двоичного деления ":частоты елецующим образом.,Транзистор 1 образует триггерныесвязи между й-р-й транзисторами 2 и 3.Коллектор й-р-й транзистора 1 соединен с базой и р-й транзистора 3 черезр-й-р транзистор 8 (третья Р-областьнаходится между базовой Р-областьюи-р-й транзистора 3 и...

Номер патента: 824439

Опубликовано: 23.04.1981

Авторы: Пыжиков, Семин

МПК: H03K 13/243

Метки: двоично-десятичный, двоичного, код, кодав

...генератора 2 тактовых импульсов, формирователя 3 веса поразрядных цифр, элемента И 4, распределителя 5, поразрядных счетчиков 6-8. Выход генератора 2 тактовых импульсов через формирователь 3 веса поразрядных цифр соединен с одним из входов формирователя 1 признаков поразрядных цифр и через распределитель 5 с другим входом формирователя 1 приз824439 ИПИ Заказ 2149/ аж 988 Подписно ППП "Патентф,од,ул.Проектная,4 жг иаков поразрядных цифр, Вторые выходы формирователя 3 веса поразрядныхцифр и распределителя 5 и выход формирователя 1 признаков поразрядныхцифр подключены ко входу элемента И4, выход которого соединен с поразряд-эыым счетчиком 6 младшего разряда. Рассмотрим принцип преобразованиядесятиразрядного двоичного кода...

Номер патента: 828216

Опубликовано: 07.05.1981

Авторы: Володин, Коваленков, Тарасенко

МПК: G11B 5/09

Метки: двоичного, записи, кода, магнит-ный, носитель

...синхросигнала. Выход первого разряда регистра 2 подключен к первым входам четырехвходовых схем И 4 и 5, выход второго разряда этого регистра - к вторым входам схем И 4 и 5 и к первому входу схемы И 6, а выход третьего разряда - к третьим входам схем И 4 и 5 и к второму входу схемы И б. Вход 7 для вспомогательного синхроимпульса подключен к четвертым входам схем И 4 и 5 и к третьему входу схемы И 6, выходы которых подключены непосредственно и через блоки 8 и 9 задержки к входам схемы ИЛИ 10, а также к входу схемы ИЛИ 11, выходом подключенную к обнуляющему входу третьего разряда регистра 2. Выход схемы 10 подключен к счетному входу триггера 12, формирующего выходной сигнал устройства. Обнуляющий вход первого разряда регистра 2 подключен к...

Номер патента: 830371

Опубликовано: 15.05.1981

Автор: Белоус

МПК: G06F 5/02

Метки: двоичного, десятичный, кодав

...Число элементов в этой группе равно четырем, т.е. числу двоичных разрядов смежного десятичного разряда. Выходы элементов ИЛИ группы 21 соединены со входами дешифратора 22 двоично-десятичного кода, выходы которого индицируют цифры младшего десятичного разряда, т.е. первого десятичного разряда, и соединены со входами выходного регистра 23,В структуре предложенного трехразрядного преобразователя можно выделить два каскада 24 и 25 преобразования, причем выход каскада 25 преобразования через дешифратор двоично-десятичного кода 22 соединен с выходным регистром младшего десятичного разряда.Устройство работает следующим образом.Если во входном регистре 1 преобразователя записано число 0000000000, то при его суммировании в двоичных сумматорах...

Номер патента: 842784

Опубликовано: 30.06.1981

Авторы: Колодчак, Роман

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоичного, кода

...скорректированной информации после окончания такта коррекции тетрады. Следует,заметить, что в предлагаемом устройствеодним и тем же тактовым импульсом производится запись откорректированного кода тетрады и подача накоррекцию следующей тетрады, Поэтомутехническая реализация регистра 5 60дОлжна быть таковой, чтобы обеспечитьнеобновление содержимого регистра 5до тех пор, пока не произошла записьоткорректированной предыдущей тетрады. Если регистр 5 реализовать как 65 потенциальный (т.е, информация на его выходе изменяется только тогда, когда она изменилась на входе) и, кроме того, так же реализовать комбинационные схемы корректора и избирательного блока, то возникновение вышеуказанной ситуации исключено.Вспомогательный триггер...

Номер патента: 847318

Опубликовано: 15.07.1981

Автор: Алексеев

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоичного, кода

...9, а выходы комбинационного сумматора 9 через регистр 10 остатка, запись которого осуществляется по заднему фронту импульса записи, соединены со входами второго слагаемого комбинационного сумматора 9, знаковый выход которого соединен с первым входом блока 3 анализа знака числа, а второй вход блока 3 анализа знака числа соединен с одним из выходов блока 2 Формирования управляющих сигналов, другие выходы соединены со входами блока 1 управления вычитанием и другими входами блока 8масштабируемых двоичных эквивалентов.Временная диаграмма работы преобразователя определяется импульсами, поступающими с шины 11 тактовых импульсов, соединенной с одноименным входом блока 1 управления вычитанием, и с шиной 12 начала преобразования (12),...

Номер патента: 849197

Опубликовано: 23.07.1981

Авторы: Дудков, Корнейчук, Пономаренко, Рахлин, Савченко, Тарасенко, Торошанко

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоично-десятичногов, двоичного, двоичный, кода

...циркуляции и режим коррекции определяютсяблоком 7 управления в зависимости отрежима работы преобразователя,В режиме Р 1 по сигналу ПК 1 изблока 7 управления двоичное дробноечисло последовательно с младших разрядов с информационного входа 14 через элемент И-ИЛИ 15 (элементы И 43и ИЛИ 47 на фиг.3).записывается врегистр 2. Преобразование осуществляется пс сигналу ПР 1 из блока 7управления за и циклов.В первом такте (по сигналу Т 1,шина 21) каждого цикла преобразования в Ь-триггер 5 записывается содержимое первого разряда сдвиговогорегистра 2, в 0-триггер б - содержимое первого разряда сдвигового регистра 1, На время преобразованияцепь циркуляции информации регистра1 замыкается со второго разряда иимеет вид: выход второго разряда -цепь 10...

Номер патента: 849199

Опубликовано: 23.07.1981

Автор: Донченко

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоичного, код, кода

...код которых выражается зависимостью 5 д, если 5 др10015 + 0110, если 501001где 5 - выходной двоичной десятичный код,508. - двоичная сумма входных кодов сумматора.Выходной код двоична-шестиричного сумматора 12, производящего суммирование десятков минут, выражается зависимостью5 ,если 5, . ( 1015 ов + 010 если 50101Коммутатор 14 имеет два информационных входа и один управляющий вход, При "0" на управляющем входе на выход коммутатора проходит сигнал с выхода переноса двоично-шестиричного сумматора 12 и при "1" на управляющем входе - сигнал с выхода переноса двоично-десятичного сумматора 8, т.е. двоично-шестиричный сумматор 12 исключается из цепи суммирования,Рассмотрим работу, преобразователя . на примере преобразования...

Номер патента: 851394

Опубликовано: 30.07.1981

Авторы: Куракин, Суворин

МПК: G06F 5/02

Метки: вдвоично-десятичный, двоичного, кода

...наЮфиг, 2 - схема блока управляемой задержки.Преобразователь двоичного кода в двоично-десятичный содержит распределитель 1 импульсов, группы элементов И 2, регистр 3 двоичного числа, двоично-десятичный сумматор 4, дополнительную группу элементов ИЛИ 5,блок б управляемои задержки, генератор 7 одиночных импульсов, элемент 8 задержки, шифратор 9.Преобраз ов атель работае т следующим образом.Генератор 7 одиночных импульсов запускает преобразование подачей импульса на вход первого блока с управляемой задержки. При этом на входы первого элемента ИЛИ 5 дополнительной группы воздействуют выходы первой группы двоичных разрядов таким образом, что в случае отсутствия значащих единиц в первой группе на вы-ходе. первого элемента ИЛИ 5 будет...

Номер патента: 851395

Опубликовано: 30.07.1981

Автор: Мяснов

МПК: G06F 5/02

Метки: вдополнительный, двоичного, кода

...щ и и с я тем, что, с целью увеличения быстродействия и упрощения устройства, в нем первые входы всех одноразрядных сумматоров соединены с информационными входами преобразователямладший Разряд инФормационного входа. преобразователя соединен со вторымвходом первого одноразрядного сумматора и является младшим разрядом выхода преобразователя, выход суммы-го одноразрядного сумматора соединен со вторым входом (1 + 1)-ого од-норазрядного сумматора. 10101+ 1 0,01101,со вторым входом (1 + 1)-ого одноразрядного сумматора.На чертеже приведена блок-схема предлагаемого преобразователя.Преобразователь двоичного кода в дополнительный содержит полусумматор 1, одноразрядные сумматоры 2, информационные входы 3 и выходы 4 преобразов ателя.Пусть задан...

Номер патента: 860051

Опубликовано: 30.08.1981

Авторы: Жабин, Корнейчук, Пономаренко, Рахлин, Савченко, Тарасенко, Торошанко

МПК: G06F 5/02

Метки: двоично-десятичного, двоично-десятичный, двоичного, двоичный, кода

...входом элемента И-ИЛИ 3, выходэлемента И-ИЛИ 2 через второй одноразрядный сдвиговый регистр 24 соединен со входом элемента И-ИЛИ 4. Выходы Д-триггеров 14 и 17 подключенысоответственно к первому 3 и второму4 элементам И-ИЛИ. С-входы триггеров 5 1 О 15 20 25 30 35 614 и 17 подключены ко второму такто" вому входу 25 преобразователя.Блок коррекции (фиг,2) содержит Д-триггер 26, прямой выход которого соединен через первый элемент 27 запрета и первый элемент ИЛИ 28 со входами шестого 29 и седьмого 30 элементов И-ИЛИ. Инверсный выход триггера 26 через второй элемент 31 запрета и второй элемент ИЛИ 32 соединен со входами первого элемента И 33, шестого 29 и восьмого 34 элементов И-ИЛИ и через второй элемент И 35 со входами элементов И-ИПИ...

Номер патента: 860054

Опубликовано: 30.08.1981

Авторы: Папуша, Смирнов, Степанов

МПК: G06F 5/02

Метки: двоично-десятично, двоичного, код, кода, шестидесятиричный

...двоично-десятичного сумматора 2 с весом "8" соединены с информационным входом преобразователя. Преобразователь работает следующимобразом.По импульсу начальной установки регистр устанавливается в исходное положение. Преобразуемое двоичное число последовательным кодом, младшим разрядом вперед, тактируемое тактовыми импульсами, поступает на ,вход двоичного сумматора 1 (с весом "1") и на вход двоично-десятичного сумматора 2 (с весом "8"). Тактовые импульсы поступают на синхровходы тетрад ( триад, диарщ) 8-14 регистра,В каждом такте производится сдвигсодержимого тетрад (триад, диады)8-14 регистра на один разряд вправо(в сторону младших разрядов) и суммирование со 180 О при наличии единицына информационном входе. При наличиинуля на...

Номер патента: 864278

Опубликовано: 15.09.1981

Авторы: Дубров, Ольшанская

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...из двоичногочисла двоичных кодов степеней десятичного числа 1000, 100, 10). В зависимости от значений разрядов двоичного числа вычитаемая константаможет умножаться на 1,2 или 4, т.евычитаются числа 4000, 2000, 1000, 400,200,100,40,20,10. Количество вычитаний подсчитывается двоичным счетчисоответствующую тетраду выходногорегистра 12 (тетрада тысяч, сотен,,десятков), единицы двоично-десятичного числа фиксируются в регистре 2накапливающего сумматора 1. Так, наприме, число 7695 преобразуется за 9тактов, причем в первом такте вычтено число 4000, во втором - 2000, втретьем - 1000, четвертом - 400, пя 10 том - 300, шестом -40, седьмом и восьмом - по 20, в девятом также вычтеночисло О.Блок 4 управления вычитанием осуществляет анализ всех...

Номер патента: 864580

Опубликовано: 15.09.1981

Авторы: Осадчая, Петренко, Сахно

МПК: G01R 31/28

Метки: двоичного, счетчика

...установившийся код 000011 не дешифрируется дешифратором 4, так как находится в области запрещенных комбинаций.С приходом третьего импульса контроля, поступающего на счетный вход счетчика 3, происходит перенос единицы в третий разряд и на его выхо дах Формируется равновесный код с "1" в третьем разряде 000100. На соответствующем выходе дешифра" тора 4 появляется сигнал, зафиксированный элементом памяти.Под воздействием следующего-го импульса контроля описанный процесс контроля повторяется, т.е. на выходе дешифратора 4 результатов контроля контролируется равновесный код, зафиксированный соответствующим элементом памяти, а в паузе между )".м:и +1)-м импульсом контроля в счетчике 3 устанавливается код, у которого количество рядом...

Номер патента: 868747

Опубликовано: 30.09.1981

Авторы: Акулова, Еманов, Кувырков, Михина

МПК: G06F 5/02

Метки: двоичного, десятичный, кода

...имеющих ту же структуру, что и матрицы для сложения весовых значений.Преобразователь работает следующим образом. На входы трехразрядных двоичнодесятичных преобразователей 1 и 2 подаются двоичные числа. Часть разрядов преобразуемого числа (со второго по четвертый) поступает на преобразователь 1, а другая часть разрядов (с шестого по восьмой - на преобразователь 2. При этом только на одном входе каждого преобразователя появляется единичный сигнал, соответствующий десятичному числу. Резулътаты преобразования, равные сумме весов дешифрируевеюх значащих разрядов преобразуемого числа, передаются на суюеирующие треугольные мат рицы сложения единиц 3, десятков и сотен 4. При появлении на входах суммирующих треугольных матриц сложения весовых...

Номер патента: 871166

Опубликовано: 07.10.1981

Авторы: Емец, Зуб, Свирин, Стан

МПК: G06F 11/10

Метки: двоичного, кода, параллельного, четность

...вход элемента И 10 соединен с синхронизирующим входом 17, 35а выход - с синхронизирующим входомтриггера 6 разряда регистра,Выход элемента ИЛИ 5 младшего разряда соединен с первым входом элемента И 14, второй вход которого сое Одинен с входом 17. Выход элемента И14 соединен со счетным входом триг"гера 15 четности. Информационныйвход триггера б старшего разрядасоединен с выходом 0 16Входустановки всех триггеров в нулевоесостояние на чертеже не показан.Устройство работает следующимобразом.В исходном состоянии йрямые выходы отриггеров б - 9 и 15 установлены внулевое состояние, На входах элементов И 10 - 13 соединенных с прямыми выходами триггеров 6 - 9 установлены потенциалы, запрещающие прохождение сдвигающих импульсов на синхронизирующие...

Номер патента: 871321

Опубликовано: 07.10.1981

Автор: Попше

МПК: H03K 5/13

Метки: двоичного, импульсов, сигнала, формирователь, фронтам

...функциональная схе 1"а формирователя импульсов по фронтам двоичного сигнала, на фиг.2 - диаграмма, пояеняющая принцип егоработы.Формирователь содержит счетный триггер 1, элемент 2 ИЛИ, выход которого соедИнен со входом элемента 3 задержки, и инвертор 4, подключенный по входу ко входной щине 5, В формирователь введен второй счетный триггер 6, установочный вход которого соединен с установочным входом триг" гера 1 и с выходом элемента 3 задерж 71321 10 15 20 25 30 35 40 45 50 55 4ки. Счетные входы триггеров 1 и 6 подключены: один - ко входу, а другой - к выходу инвертора 4. Выход 7 триггера 1 и выход 8 триггера 6 являются выходами формирователя и соединены со входами элемента 2 ИЛИ.Формирователь работает следующим образом,В исходном...

Номер патента: 879591

Опубликовано: 07.11.1981

Автор: Бессмертный

МПК: G06F 7/38

Метки: величине, выбора, двоичного, среднего, числа

...состояния исключает возможность дальнейшего прохождения по шине 39 прямого кода на входы элементов 22,23 И кода, содержащего в старшем разряде, но отношению к сравни ваемым кодам, единичный потенциал. Одновременно сигнал с выхода элемента 31 через элемент 16 И поступает на вход триггера 27 с.удержанием состояния, который срабатывает по зад прямого кода, приведет к появлениюсигнала на выходе элемента 31, который через элементы 16 и 14 поступитна триггер 25 и на входы элементов5-7 И анализа нулей,При этом элемент 7 И анализа нулейчерез элемент 37 ИЛИ числа пропускает на вход триггера 30 с удержаниемсостояния сигнал, по окончании которого триггер 30 срабатывает. Переключение триггера 30 исключает возможность дальнейшего прохождения навход...

Номер патента: 881730

Опубликовано: 15.11.1981

Автор: Торубаров

МПК: G06F 5/02

Метки: двоично-десятичный, двоичного, кода

...соединенас первой группой выходов регистра результата,вторая группа выходов которого соединенас первой группой входов третьего сумматора;первый и второй входы младшего разрядакоторого соединены с выходами старших раэря.881730 Формула изобретенияПреобразователь двоичного кода в двоичнодесятичный, содержащий первый, второй и третий сумматоры, первый и второй блоки кор.рекции, входы которых соединены с выходами э старших разрядов первого и второго сумматоров соответственно, выход переноса первого сумматора соединен с входом переноса первого блока коррекции, о т л и ч а ю щ и й с я1 О тем, что, с целью упрощения преобразователя, он содержит блок хранения эквивалентов, регистр результата и генератор тактов, выходы которого соединены с...