Патенты с меткой «двоичного»

Номер патента: 1172019

Опубликовано: 07.08.1985

Авторы: Аспидов, Кириллов, Огороднов, Селетников, Якуш

МПК: H03M 7/00

Метки: двоично, двоичного, десятичный, кода, четырехразрядный

...входом первого элемента И ичетвертым входом первого элементаИСКЛЮЧАЮЩЕЕ ИЛИ, выходы первого,второго, третьего и четвертого элементов ИСКЛЮЧМОЩЕЕ ИЛИ соединены свыходами соответствующих разрядов.преобразователя, входы первого,второго и третьего разрядов которого соединены соответственно с входами первого, второго и третьегоэлементов НЕ, а вход второго разряда преобразователя соединен с третьим входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.917/52 Тираж 872 Подписно ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035,Москва, Ж, Раушская наб., д.4/Зак лиал ППП "Патент", г. Ужгород, ул,Проектная, 4 11Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при...

Номер патента: 1172044

Опубликовано: 07.08.1985

Авторы: Гриднев, Гройсман, Мазуренко, Шульга

МПК: H04L 3/02

Метки: двоичного, пятиуровневый, сигнал, сигнала

...символа двоичного уровня. противоположную полярности предыдущего символа на выходах соответствующего синхронизируемого конвертера. Блоки 4 и 5 управления полярностью импульсов двоичного уровня выполнены на Р-триггере 11 и двух элементах 12 и 13 совпадения, причем инверсный выход Р-триггера 11 подключен ко второму входу первого элемента совпадения 12, а прямой его выход - к первому входу второго элемента 13 совпадения. Одновременно инверсный выход Р-тригера 11 подключен к его входу Р. К входам Я, К и С триггера подключены соответственно первый, второй и третий выходы синхронизируемых конвертеров 2 и 3, причем третий выход синхронизируемых конвертеров 2 и 3 одновременно подключен к первому входу первого и второму входу второго...

Номер патента: 1190402

Опубликовано: 07.11.1985

Авторы: Андреев, Бескоровайный, Курмаев, Лексин, Смирнов

МПК: G11B 5/09

Метки: виде, двоичного, записи, кода, магнитный, носитель, последовательного, сигналов, слов

...СинфОрмации записывается в блок 4памяти слов, Работа блока 4 памяти регулируется устройством 5управления таким образом, что запись слов осуществляется последовательно, а воспроизведение - блокамииз двух слов, соответствующих смежным выборкам одного из источников.Сигнал на выходе блока 4 памятипоказан на фиг. 2 Г; циклическойпоследовательности слов А 1 В 1 СА 2 В 2 С 2 на выходе АЦП соотвзтствуетновая последовательность А А 2 В 1В 2 С С, где слова сгруппйрованыв субблоки АА и т.д, длиною 2 обит,Далее полученный сигнал записывается в блок 6 памяти бит, причемзапись битов каждого субблокаа 1 а 12 а 1 па 21 а 22 а 2 п и тдосуществляется последовательно, асчитывание - с чередованием битовперВОго И Второго СЛОВа и а 21 аа 2 га 1 а 2(здесь и...

Номер патента: 1200426

Опубликовано: 23.12.1985

Авторы: Журба, Карашев, Мищенко, Обоев, Якимов

МПК: H03M 5/12

Метки: биимпульсного, бинарный, двоичного, сигнал, сигнала

...состоящий из перво-го элемента 2 задержки, второго элемента 3 задержки, инвертора 4 и элемента И-НЕ 5, второй детектор 6перехода, состоящий иэ первого инвертора 7, элемента 8 задержки, второго инвертора 9 и элемента И-НЕ 10;формирователь 11 импульсов запрета,состоящий из элемента И-НЕ 12, элемента задержки и: инвертора 14,элемент И-.НЕ 15, элемент 16 за"держки, триггер 17, вход 18 и выход 19.Принцип действия устройства основан на свойстве биимпульсного1 манчестерского) сигнала, котороезаключается в том, что .каждый временной интервал, соответствующийодному биту передаваемой информации, делится на две равные части,одна из которых имеет значение логической единицы, а другая - значение логического нуля, Изменениесигнала в середине...

Номер патента: 1205137

Опубликовано: 15.01.1986

Автор: Белоусов

МПК: G06F 5/00

Метки: двоично-десятичный, двоичного, кода

...соединены с входами (6+4) -х разрядовпреобразователя,Кроме того, в преобразователеблок десятичной коррекции содержит четыре элемента НЕ и десять элементов И-НЕ, причем вход первогоразряда блока десятичной коррекциисоединен с первыми входами первого, второго и третьего элементов И-НЕи через первый элемент НЕ соединенс первыми входами четвертого и пятого элементов И-НЕ, вторые входы,.разряда блока десятичной коррекции,с первым входом шестого элементаИ-НЕ и вторым входом третьего элемента И-НЕ, а через второй элемент НЕсоединен с вторым входом первогоэлемента И-НЕ и первым входом седьмого элемента И-НЕ, второй вход которого соединен с входом второгоразряда блока десятичной коррекции, с вторыми входами второго и шестого элементов И-НЕ и с...

Номер патента: 1206783

Опубликовано: 23.01.1986

Авторы: Какурин, Кирьяков

МПК: G06F 11/10

Метки: двоичного, кода, нечетность, параллельного

...функциональных возможностей навливается единичное значение сигнаустройства за счет определения коли 10 лачества единиц в двоичном коде, При нулевом значении сигнала наНа фиг. 1 приведена функциональ- входе 9 задания режима работы устройная схема устройства, на фиг.2 - ства регистр 1 сдвига работает в рефункциональная схема регистра сдви- жиме сжатия информации. Под действига. 15 ем импульсов, поступающих на тактовыйУстройство для контроля парал" вход 6 устройства, происходит формилельного двоичного кода на нечет- рование уплотненного кода справа.ность (фиг.1) содержит регистр 1 Например, если в восьмиразрядном ресдвига, дешифратор 2, элемент ИЛИ 3, гистре был записан код 10100100, то элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, информа при нулевом...

Номер патента: 1206960

Опубликовано: 23.01.1986

Авторы: Блажкевич, Мельник, Поздняков

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, кода

...импульсов через элемент И 9 с выхода первого делителя 6 часто" ты который делит частоту генерато"ЭМра 5 на число 2 . Процесс преобразования целой части числа " закончится в момент установки в нуль всех разрядов счетчика 1. При этом на выходе первого дешофратора 2 установится нулевой логический сигнал, запрещающий прохождение импульсов на счетчики 1 и 14, Этот нулевой логический сигнал, пройдя элемент НЕ 12, разрешит формирование двоично-десятичного кода дробной части 20 25 30 35 40 45 50 Я числа Х . При этом импульсы с генератора 5 проходят на вход вычитаниясчетчика 3 через первый делитель 6частоты и третий элемент И 10, а навход сложения счетчика 14 - черезвторой делитель 7 частоты, четвертыйэлемент И 11 и элемент ИЛИ 13, Вовтором...

Номер патента: 1208553

Опубликовано: 30.01.1986

Авторы: Друз, Рукоданов

МПК: G06F 9/46

Метки: выделения, двоичного, единиц, кода, последовательного

...с частотой, определяемой заданной единицей измерения временныхинтервалов. Импульсы генератора 14последовательно заполняют счетчик5, сигналы с выходов которого подаются на вторые входы блока 4 сравнения. При совладении кодов, отличных от нулевых, на входах блока 4сравнения, т.е. по окончании выработки первого временного интервала от момента записи двоичного кодав разряды 16 первого регистра, блок4 сравнения выдает сигнал, которыйподается на формирователь 13 импульсов. С выхода формирователя 13импульс считьвания поступает на ЗОтретьи входы элементов И 19. Приэтом открьвается только один из элементов 19, подготовленный к открыванию сигналом с ближайшего разря 1да кода с единичным значением. Навыходе этого элемента И 9 и на выходе...

Номер патента: 1208607

Опубликовано: 30.01.1986

Автор: Макаров

МПК: H03M 7/04

Метки: двоичного, кода

...преобразователя производится подачей на вход 17 сигнала "Сброс", на входы 14 - двоичного кода преобразуемого числа, а на входы 15 - двоичного кода управления (признака числа). Сигнал "Сброс", проходя через элемент 8 ИЛИ, записывает в регистр 3 двоичный код преобразуемого числа и сбрасывает счетчики 4 и 6 в нуле 10 5 50 второй элемент 11 И на счетный входсчетчика 4. На выходе счетчика 4появляется код 0001, которыйвключает второй канал дешифрато ра 5 и выбирает из ПЗУ код константы Сб . Процесс формирования разрявые состояния, а признак числа,присутствующий в течение всего цикла преобразования, подается на первые адресные входы блока 1 памяти,обеспечивая выбор группы константиэ ПЗУ для заданного вида преобразования,После окончания...

Номер патента: 1220128

Опубликовано: 23.03.1986

Авторы: Волков, Стальнов

МПК: H03M 13/05

Метки: двоичного, декодирования, кода

...блок 8деления в режиме исправления ошибок вырабатывает с каждым тактомследующий по номеру столбец даннойматрицы и через (д) тактовых интервалов зафиксирует и-й ее столбец,а в запоминающем регистре 5 к этомувремени искаженный символ переписывается в последний разряд.В случае двух рядом расположенныхошибок блок 8 деления зафиксируетсиндром, равный сумме по модулю дватех столбцов проверочной матрицы дан.ного кода, которые соответствуютномерам искаженных символов,Если искажены первый и второй символы кодового блока, то результатделения равен сумме по модулю дваи-го и (и)-го столбцов проверочной матрицы, а искаженные символыв данный момент находятся на выходезапоминающего регистра 5. При искаже 50 55 или предыдущего блока. Дополнительный...

Номер патента: 1221757

Опубликовано: 30.03.1986

Авторы: Киселев, Кузина

МПК: H03M 7/00

Метки: двоично-десятичный, двоичного, кода

...возникает П 240, то в новом тактепередачи значения (Ф 16+Ф 21) в регистр28 не происходит, а на выходе 19блока 5 вырабатывается импульс И 19,по которому полученная в предыдущемтакте тетрада двоично-десятичногокода совместно с признаком П 22 заносится в блок 7 по адресу, определяемому регистром 2. По окончании И 19=1содержимое регистров адреса 1 и 2увеличивается на 1, а.через задержкуС счетчик 6 обнуляется по И 18.Если полученная тетрада не последняя для данного операнда, то на выходе 23 блока 3 сохраняется П 23=0 ипо ТИ 14 содержимое регистра 28 суммируется с новым кодом Ф 21 до возникновения П 24=0, При П 23=1 триггер 31блока 5 переходит в нулевое состояние,запрещая формирование И 17 и И 19.Входы-выходы шинного формирователя39 при И...

Номер патента: 1229964

Опубликовано: 07.05.1986

Автор: Потапов

МПК: H03M 7/02

Метки: весом, двоичного, код, кода, постоянным

...сумматоре 3 записан двоичный эквивалент числа 1 (6,0)=12, н сумматоре 3 г - Ч (5, 1)= =16 и в сумматоре 3 - ч(4,2)=5. 5Если же преобразователь содержит число сумматоров 3 Зг . 3 з н группе больше, чем р , то н избыточные сумматоры записывают двоичные эквиваленты единицы,Первый такт.При поступлении управляющего сигнала с выхода 14 распределителя 11импульсов на тактовый вход схемы 10сравнения осуществляется сравнениечисел, хранящихся в начале такта работы н сумматоре 3 и сумматоре 12, ин течение времени присутствия на управляющем входе сигнала она выдаетна выходе единичное значение сигнала,если число в сумматоре 12 больше илиравно числу в сумматоре 3, или нулевое, если число в сумматоре 12 меньше числа н сумматоре Зз. В рассматриваемом...

Номер патента: 1229966

Опубликовано: 07.05.1986

Авторы: Красноголовый, Шпилевой, Южаков, Якушев

МПК: H03M 7/12, H03M 7/28

Метки: двоично, двоичного, десятичный, код, кода, реверсивный

....с выхода триггера 13, что разрешает прохождение всех последуйщих импульсов с выхода элемента 15 через элемент ЗИ-НЕ 2 на суммирование в реверсивный двоичный счетчик 9.1Таким образом, благодаря триггеру 14, в двоичный счетчик 9 поступает на один импульс меньше, чем в двоично-десятичный счетчик 8. Данную операцию необходимо произвести, так как в качестве сигналов окончания преобразования используются импульсы обратного переноса, которые вырабатываются в счетчиках 8 и 9 при поступлении (в+1)-го тактирующего импульса, где й - количество тактирующих импульсов, необходимое для считывания преобразуемого кода из счетчиков 8 или 9. Поскольку (щ+1)-й импульс будет поступать для суммирования вреверсивный двоичный счетчик 9, то блокировка...

Номер патента: 1233293

Опубликовано: 23.05.1986

Авторы: Затикян, Мелкумян, Мкртчян

МПК: H04L 25/20

Метки: входного, двоичного, преобразования, сигнал, сигнала, телеграфный

...полярности.При перегрузке, вызванной коротким замыканием в линии или появлением в ней встречного напряжения, происходит следующее. Если на вход устройства подано напряжение логическойединицы, то при перегрузке потенциална выходе устройства понижается.Транзисторы 25 и 24 ограничителя 14тока закрываются и через р-и-р транзистор 5 двухтактного выходного каскада 4 течет небольшой ток, определяемый сопротивлением резистора 26.Аналогичные процессы происходят принапряжении логического нуля на входеустройства, когда открыт и-р-и транзистор б двухтактного выходного каскада 4.При параллельном включении выходов двух или более устройств в целях повышения надежности на блокировочный вход резервных устройств необходимо подать напряжение логического...

Номер патента: 1236481

Опубликовано: 07.06.1986

Автор: Комиссаров

МПК: G06F 9/46

Метки: выделения, двоичного, единиц, кода, последовательного

...в передаче информациитолько элементы группы И 8 -8 ь. Таккак п-й разряд регистра 1 находитсяв состоянии логического нуля, сигналлогического нуля с его единичного:выхода является запрещающим для элемента И 8, сигнал логической единицы с его инверсного выхода является разрешающим для всех элементовгруппы И 8, начиная с И 8 , . Разряд3 регистра 1 находится в состояниилогической единицы. Сигнал логической единицы с единичного выхода разряда 3 регистра 1 является разрешающим для элемента И 8, а сигнал логического нуля с его инверсноговыхода является запрещающим для элементов И 8, 8, поэтому первыйтактовый импульс производит выделение опрос) только третьего разрядарегистра 1, находящегося в единичномсостоянии. Вьделенный тактовый импульс...

Номер патента: 1246088

Опубликовано: 23.07.1986

Авторы: Алтунова, Стриженов

МПК: G06F 7/38

Метки: величине, выбора, двоичного, среднего, числа

...от выходного элемента ИЛИ 12.Таким образом, определяется канал по которому поступает код среднего двоичного числа, В примере 2 таблицы таким каналом является второй. Положительное число, поступающее по третьему каналу, еще по знаку оценивается как наибольшее, а из двух отрицательных число с большим модулем, поступающее по первому каналу, принимается за наименьшее.В примере 3 таблицы на вход устройства. поступают два положительныхФ и одно отрицательное число в комбинации знакового разряда 010. Отрицательное число, поступающее по второму каналу, уже по знаку оценивается как наименьшее, и второй канал отключается от выходного элемента ИЛИ Из двух оставшихся положительных чисел большее по модулю число, поступающее по первому каналу,...

Номер патента: 1248074

Опубликовано: 30.07.1986

Автор: Коломиец

МПК: H03M 3/02

Метки: двоичного, дельта, дискретной, информации, модулированного, низкоскоростной, одновременной, передачи, сигнала

...в аналоговый речевой сигнал, Одновременно с выхода элемента . 12 ЗАПРЕТ ДМ сигнал постоянна по1248074и закрывается элемент 12. С выходаблока 16 задержки импульсы ДМ сигнала, предшествующие импульсам дельтамодулированного сигнала перед передачей двоичного сигнала НДИ, повторно через открытый элемент 18 И и элемент 13 ИЛИ под воздействием импульч- сов тактовой частоты с шины 24 поступают на информационный вход дельта 10 демодулятора 14.Таким образом, образующиеся паузы, .вызванные прерыванием речевого ДМсигнала, заполняются путем повторения предыдущего отрывка речевого сиг 15 нала. 3ступает на вход блока 16 задержки,откуда он считывается под воздействием импульсов тактовой частоты сшины 24 и поступает на закрытый второй элемент 18...

Номер патента: 1249706

Опубликовано: 07.08.1986

Авторы: Васильев, Воробьева, Скотаренко

МПК: H03M 5/12

Метки: биполярный, двоичного, код, кода

...устройства при подаче навход преобразователя соответственноединичного и нулевого импульсов двоичного кода.Преобразователь двоичного кода вбиполярный код содержит сдвиговый регистр 1, вход которого является входом 2 устройства. Тактовый вход 3устройства соединен с тактовым входом регистра 1 и с первыми входамипервого 4 и второго 5 элементов И,вторые входы которых подключены соответственно к прямому и инверсномувыходам регистра 1. Выходы элементов И 4 и 5 через первый и второй резисторы 6 и 7 соединены с базамипервого 8 и второго 9 транзисторовсоответственно, а через третий 10 ичетвертый 11 резисторы - с первойшиной 12 источника питания. Эмиттеры тразисторов 8 и 9 .объединены иподключены к второй шине 13 источни 30ка питания. Коллекторы...

Номер патента: 1252779

Опубликовано: 23.08.1986

Авторы: Животовский, Мамедов

МПК: G06F 9/46

Метки: выделения, двоичного, единиц, кода, последовательного

...код с максимальным количеством единиц, например 1010 (я 4).Так как в первом разряде содержитсяединица, то тактовый сигнал с выхода 55элемента И 5 поступает на второйвход элементов И 2, - 2группы. Врезультате этого на выходе элемента 79 2И 2 группы появляется единичныйсигнал (все остальные элементы И 2 группы заперты сигналамк с соответст" вующих выходов основного и вспомогательного регистров), который появляется на информационном выходе 8 устройства, Одновременно этот же сигнал, поступая на вход сброса (входК ) триггера 11 основного регистра,переводит его в нулевое состояние.Таким образом, выделяется перваяединица из двоичного кода. Одновременно сигнал с выхода элемента И 2группы поступает на единичный входтриггера 3...

Номер патента: 1256210

Опубликовано: 07.09.1986

Авторы: Кишиневский, Орлов, Шостак

МПК: H03M 7/12

Метки: двоичного, значного, значный, кода

...разрешение элементу И 26 на передачу поступающему по входу 28 сигналу считывания выходного кода.Кроме того, после перехода триггера 10 подготовки в единичное состояние выдается разрешение элементу И 13 на пропускание тактовых импульсов на входы счетчиков 8 и 7 на вычитание, происходит также запись значности я входного кода в счетчик 8.В дальнейшем при поступлении по входу 28 сигнала считывания выходного кода:открываются элементы И 20 группы и считывается выходной код.Одновременно с этим триггер 5 блоки- ровки переходит в единичное состояние, происходит запись в счетчик 7 значности Р выходного кода и выдает разрешение элементу И 18 на прохождение тактовых импульсов на вычитающие вхо 3 1256 ды счетчиков 7 и 8, вход сдвига...

Номер патента: 1256228

Опубликовано: 07.09.1986

Авторы: Голубев, Добролюбов, Дроздовский, Кацоев

МПК: H04L 1/24, H04L 11/08

Метки: двоичного, обнаружения, ошибок, сигнала, элементам

...6 подобрана таким образом, чтобы до обнаружения сбоя 5 цикловой синхронизации (заполнения импульсами несравнения счетчика 17) на его выходе импульсы несравнения не появятся, то все это время импульсы несравнения хранятся в ре-10 гистре 6. При заполнении счетчика 17 срабатывает триггер 15 циклового фазирования, который вьщает импульс на вход "Установка О" регистра 6, при этом его все разряды обнуляют ся. При этом также запрещается выдача тактовых импульсов на датчик 2 контрольных сигналов,. останавливая дальнейшую его работу, и запрещается работа блока 3 сравнения, который 20 перестает вьщелять импульсы несравнения. Таким образом, все импульсы несравнения, выделяемые во время сбоев цикловой синхронизации на выход регистра 6, не проходят и...

Номер патента: 1257844

Опубликовано: 15.09.1986

Авторы: Вербец, Сбытов, Такса, Фомин

МПК: H03K 23/86

Метки: двоичного, кода, реверсивный, формирователь

...блока 8 соединены с входами элементаИЛИ 11, выход которого соединен свходами установки реверсивного счетчика 1 в допустимое состояние,Функционирование устройства рассмотрим на примере четырехразрядного счетчика имеющего рабочий дианазон чисел от 2 до 11 и недопустимыесостояния 0,1,2 -. 15. При этом наэлементе И-НЕ 2 верхнего предела счета набран код числа 11, а на элемен- .те И НЕ 3 нижнего предела счета -код числа 2. Допустим, что в некоторый момент времени имеется разрешающий, сигнал на шине сложения,5, кодсчетчика 1 находится внутри интервала чисел 2 - 1, т.е. в пределах диапазона регулирования, а по входу 7 поступают счетные импульсы. Эти импульсы через открытый элемент И 4 поступают на вход счетчика 1 и увеличивают его...

Номер патента: 1259516

Опубликовано: 23.09.1986

Авторы: Коломиец, Скворцов

МПК: H04M 11/06

Метки: двоичного, дельта, дискретной, информации, модулированного, низкоскоростной, одновременной, передачи, сигнала

...второй вход второгс элемента 6 запрета. импульсов тактовой частоты дельта-моду 4лированного сигнала, с выхода второго элемента 6 запрета сигнал посту" пает на первый вход третьего элемента ИЛИ 4,с выхода которого сигнал по" ступает на открытый второй ключ 5, с выхода которого сигнал поступает на второй вход накопителя 7, дискретная информация считывается с накопителя 7 со скоростью следования импульсов дельта-модулированного сигнала в импульсном тракте 13 связи через открытый первык ключ 8, поступает на второй вход элемента ИЛИ 3, с выхода которого сигнал поступает на вход импульсного тракта 13 связи.По окончании считывания дискретной информации накопитель 7 вырабатывает сигнал Накопитель чист когорый с его второго выхода поступает на...

Номер патента: 1266008

Опубликовано: 23.10.1986

Автор: Макаров

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, единиц, код, кода, угловых

...с первых выходов ПЗУ через элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 2 навходы В,-В сумматора 3. В результа-те одного такта работы в рассматриваемом случае на схему 5 сравненияпоступает новое увеличенное на С,значение кода А , а значения допусков остаются неизменными,При четвертом режиме, когда С;4(А-В) С., АВ, на выходе "Больше"схемы 5 сравнения устанавливаетсяединичный сигнал, разрешающий работуэлементов И 9, а на остальных выходах - нулевые сигналы. Тактовыйимпульс через элемент И 9 и разрешенный д-й канал дешифратора 13 поступает йа -й десятичный разрядсчетчика 14, уменьшая содержимое данного разряда на единицу.Кроме того, импульсный сигнал с выхода элемента И 9 через элемент ИЛИ 10 подается на синхровход регистра 4, при этом...

Номер патента: 1267624

Опубликовано: 30.10.1986

Авторы: Иванов, Кухарский, Швецов

МПК: H03M 7/18

Метки: двоичного, код, кода, модулярный

...3 и комбинационного сумматора 5 получаем код числа. К " номер первой единичной разряднойцифры, поступающей на входы регистра 7 и блока 8 памяти. С выхода последнего код числапоступает на5 информационный вход сумматора 4,По первому тактовому импульсукод числа к суммируется с нулевымсодержимым сумматора 4. Код числа Кзаписывается в регистры б и 7, Новое10 состояние управляющего входа мультиплексора 2 подключает выходы К++1) к первому и следующим за нимвходам шифратора 3, На выходе шифратора 3 получаем смещенный на К ад 15 рес очередной второй) единичнойразрядной цифры а; преобразуемогочисла,На выходе комбинационного сумматора 5 формируется истинный адресвторой очередной) единичной разрядной цифры и на выходе блока 8 памяти появляется...

Номер патента: 1269271

Опубликовано: 07.11.1986

Авторы: Иванченко, Прокопьев

МПК: H03M 7/18

Метки: двоичного, классов, код, кода, остаточных, системы

...и поступают на вход первого слагаемого сумматора 3, на вход второго слагаемого которого поступаетразряд (1 с-п) преобразуемого числа,По окончании переходных процессовна тактовый вход 0,4 поступает сигнал, по которому коммутатор 5 подключает выход сумматора 3 к входамрегистров 6 и 7 и в этом состоянииостается до конца преобразования,на вход 10.6, поступает тактовыйсигнал, по которому результатх= (АА 2 ) 2 гпос 1 Р ++А , гросР с сумматора 3 принимается на регистр 7,В начале второго такта по сигналу, поступающему на вход 10.2 осуществляется сдвиг на один разряд влево содержимого входного регистра 1, Зятем по тактовому сигналу,поступающему на вход 10,3, коммутатор 4 подключает второй информационный вход к блоку 2 умножения. При этом...

Номер патента: 1269272

Опубликовано: 07.11.1986

Авторы: Ермаков, Зиновьев, Ивочкин, Пятошин, Тузиков

МПК: H03M 13/15

Метки: двоичного, декодирования, кода, линейного

...сигнал логической "1, сохраняющийся до прихода следующего стартового импульса, и этот сигнал переводит(фиг, 1 и 2) положение, На входыэлемента ИЛИ 19 поступают сигналы свыходов пороговых элементов 14 и 16,С выходов генератора 17 вспомогательных последовательностей на второми последующих тактах декодированияснимаются ненулевые вспомогательныепоследовательности, при этом в течение первой половины такта декодиро- Ования на входы блока 5 сумматоров помодулю два через блок 7 ключей приходят символы с выходов регистров 2,на входы блока 6 сумматоров по модулю два через блок 8 ключей приходят 5символы с регистра 1, с выходов блока 6 сумматоров по модулю два снимаются символы проверочной последовательности, с выходов блока 20 элементов ИЛИ...

Номер патента: 1273930

Опубликовано: 30.11.1986

Авторы: Беда, Кишиневский, Орлов, Шостак

МПК: G06F 9/46

Метки: выделения, двоичного, единиц, кода, последовательного, разрядного

...И 9 в счетчик 10 записывается код 1110, который поступает накодовые выходы 11. Этот код соответ ствует единице в седьмом разряде. Если "0" подан на вход 21, а "1" на 14, то как и в первом случае на кодовом выходе присутствует код первой единицы 1110.При подаче тактового импульса по входу 13 триггер седьмого разряда устанавливается в нулевое состояние и на выходах шестого и седьмого элементов ИЛИ действует 0. В результате на выходе седьмого элемента И 2 группы устанавливается 0, а на выходе пятого устанавливается "1",т.е. вьщеляется вторая единица. Кроме того, в счетчик 1 О заносится код выделенной второй единицы 1010. При подаче следующего импульса триггер пятого разряда регистра 5 устанавливается в нулевое состояние и устройство...

Номер патента: 1275425

Опубликовано: 07.12.1986

Авторы: Ковалева, Свинцов

МПК: G06F 7/12

Метки: двоично, двоичного, десятичный, код, кода, преобразования

...преобразуемое число М(М (2,то в триггер 5 запишется О. Приэтом единица на инверсном выходе 25триггера 5 подается на вход элемента И 7 и вход элемента И 9; команда, поступившая на вход запуска устройства, проходит через элемент И 7 и обгнуляет двоично-десятичный счетчик, а импульсы с генератора 3 тактовых импульсов через элемент И 9 поступают на счетчики 1 и 2. После того,как двоичный реверсивный счетчик 1,работающий в режиме вычитания, отсчитывает М импульсов, импульс перека 1 сбросит триггер 4 в нулевое состояние и генератор 3 тактовых импульсов прекратит работу. При этом двоична-десятичный счетчик 2, работающий в режиме прямого счета, отсчитывает И импульсов и на выходе1 Если преобразуемое число МИ /2,то в триггер 5 запишется 1. При...

Номер патента: 1275777

Опубликовано: 07.12.1986

Авторы: Ким, Шурмухин

МПК: H03M 5/00

Метки: двоично-десятичный, двоичного, код, кода, параллельный, последовательного

...кодовой посылкипрекращается после прихода импульса;:конца преобразования, который поступает на вход 16 останова устройстваи, воздействуя на сброеовые входытриггеров 19 и 20, устанавливает ихв нулевое состояние. На управляющемвходе. ключа 3, элемента И 22 уста- навливается запрещающий потенциал.Тактовая частота на вход счетчика 2 двоичных разрядов не поступает,не поступают также импульсы разрядов кода на запуск генератора 4 импульсов. В двоично-десятичных счет,чиках 9 хранится преобразованноезначение двоичного кода до приходаследующего импульса начала преобразования. ступает на управляющий вход ключа3 и разрешает прохождение импульсовтактовой частоты на счетный входсчетчика 2 двоичных разрядов, крометого, потенциал с триггера 20...