Патенты с меткой «двоичного»

Номер патента: 1522411

Опубликовано: 15.11.1989

Автор: Веселко

МПК: H03M 7/12

Метки: двоично-десятичный, двоичного, кода

...кода, Таким об 35 разом происходит первый цикл преобразования двоичного кода в двоичнодесятичный, С приходом следующего импульса, соответствующего появлению кода на выходах регистра 2 двоичного кода, весь цикл повторяется, Параметры генератора 1 выбираются таким образом, чтобы весь цикл преобразования двоичного кода в двоичнодесятичный происходил за меньшеевремя, чем период следования импульсов установки кода, т,е. с каждым новым импульсом установки кода на выходе регистра 2 двоичного кода подается команда на новое преобразование,Формула из о бр ет ения Преобразователь двоичного кода вдвоично-десятичный, содержащий регистр двоичного кода, генератор тактовых импульсов, двоичный и двоичнодесятичный счетчики, два элемента НЕ,первый...

Номер патента: 1527714

Опубликовано: 07.12.1989

Автор: Музыченко

МПК: H03M 7/20

Метки: двоичного, единиц, код, кода, количества, модулю, преобразования

...порогового блока 5 с порогом А = С К. Для случая К = 13блок 6 содержит элемент ЗАПРЕТ 17.Запоминающий блок 7 служит дляорганизации режима накопления и можетбыть выполнен, например, на двух реги 5 15277 страх памяти, причем информационные входы блока 7 соединены с информационными входами первого регистра памяти, информационные выходы которого соединены с информационными входами второго регистра памяти, выходами которого являются выходы блока 7, вход разрешения записи первого регистра памяти, чвляющийся тактовым входом блока, соединен с входом инвертора, выход которого соединен с входом разрешения записи второго регистра памяти. Блок 7 может быть выполнен и на одном регистре памяти, информационные входы которого являются входами блока...

Номер патента: 1529457

Опубликовано: 15.12.1989

Авторы: Ежиков, Майков, Шамсутдинов

МПК: H03M 7/12

Метки: двоично-десятично, двоичного, код, кода, шестидесятиричный

...поступа.ют на синхровходы тетрад (триад, диад) 8-14 регистра. По импульсу округления, совпадающему с первым тактовым импульсом, подаваемому на вторыевходы элементов ИЛИ 15-21, осуществляется запись в регистр сдвинуто/го в сторону младших разрядов числа д(0,1,1)= 2 " при наличии нуляна информационном входе. При наличиина информационном входе единицы происходит сдвиг числа с в сторонумладших разрядов суммирование со 180и запись в регистр.Сдвиг числа д(0,1,) осуществляется схемно, путем соединения:1) выходов тетрад 10- 12 единицминут, единиц градусов, единиц секунд и триады 14 десятков секунд свесами "2" с первыми входами элементовИЛИ 15-18 соответственно, выходы которых соединены с входами сумматоров 3, 5, 7, 6 с весом "1",2) выхода...

Номер патента: 1543549

Опубликовано: 15.02.1990

Автор: Зубков

МПК: H03M 7/02

Метки: двоичного, двоичный, код, кода, полный, преобразования, равновесного

...справа налево) символ 1 запускает блок 8 управления, запоминается в счетчике 7 ч и в виде двоичного кода воздействует на блок 4 памяти. На другие входы бло- ффффф ка 4 воздействует двоичный код счетчика 3, в котором запоминается в 1 одной единичный сигнал после прохождения им порогового блока 1 (на выход порогового блока 1 проходят только1543549 единичные входные сигналы), Выходной сигнал порогового блока запоминается также в элементе 2 задержкиПод воздействием управляющих кодов на выходе блока 4 формируется двоичный код величиныС, =С =С =01о фге 3 = 1 - десятичное отображениедвоичного кода счетчика 3 (например выходного сигнала порогового блока 1); х 11 - десятичное отображениедвоичного кода счетчика 7 (номер входного...

Номер патента: 1545327

Опубликовано: 23.02.1990

Автор: Зубков

МПК: H03M 7/02

Метки: веса, двоичного, кода, плоского, постоянного, формирования

...Р=9, причем выходные двоичные коды постоянного веса преобразователей 3 и 8 кода следующие; для преобразования 8 кода. - Н=6-значный двоичный код постоянного веса Р=З (значность комбинации его входного кода Н,=4); для преобразователя 3, кода 5-значный двоичный кол постоянного веса Р,=4 (значность комбинации его входного двоичного кода Н=2)р для преобразователя 3 2 кода - 5-значная комбинация двоичного хопа постоянного веса Рр=2 (значность комбинации154532733 кода проходит элемент ИЛИ 9 и записывается н регистр 14 блока 10.,памяти. При этом комбинация 10001 изэтого регистра 14 переписывае;ся врегистр 14 блока 10 з памяти. из которого, в свои очередь, кодсвал комбинация 11011 переписывается в регистр14 блока 10 памяти.Далее на выходе...

Номер патента: 1547014

Опубликовано: 28.02.1990

Авторы: Саперов, Трубицын

МПК: G08C 19/28, H03M 13/05

Метки: двоичного, кода, передачи

...в блоке 42 необходима на время,в течение которого происходит декоди-.рование ПДК в блоках 34 - 37 и 39.Аналогично блок 41 выдает СИ "+счет"после окончания работы блоков 34-36.При появлении импульса + счет"в счетчики, на входах которых присутствует "1", с выхода блока памяти будет добавлена единица, в противном случае в них ничего не добавляется. После этого по импульсу, "Сдвиг" состояние каждого 1-го счетчика заменяется на (1+1)-й (где,1 = 1,2,3ь).Работа блоков 19 12 1,23,25,27,29и 40 аналогична работе блоков 1,3,5,7,9,11 и 15,Устройствб позволяет распараллелить процесс суммирования значенийбазисной Функции, Для каждого сумматора справедливо (с учетом сдвигапосле каждого такта суммирования) 7014 5105 20 1, Устройство для передачи...

Номер патента: 1557684

Опубликовано: 15.04.1990

Автор: Тарануха

МПК: H03M 7/00

Метки: двоичного, двоичный, код, кода, позиционный, преобразования, равновесного

...первого - пятого одноразрядных сумматоров второй группы, выходы суммы пятого и шестого одноразрядных сумматоров второй группы являются соответственно третьим и четвертым выходами устройства, о т л и ч а.ю - щ е е с я тем, что, с целью расширения области применения за счет 15 увеличения разрядности устройства, в него введены сумматор па модулю два, преобразователи кода первой ступени, преобразователи кода второй ступени, входы преобразователей ка О да первой ступени являются входами устройства, первые - девятые выходы первого - четвертого преобразователей кода соединены с соответствующими первыми - четвертыми вхсдами рдно именных первого - девятого преобразователей кода второй ступени, первые выходы первого - седьмого...

Номер патента: 1559297

Опубликовано: 23.04.1990

Автор: Кравцов

МПК: G01R 15/09, H03H 7/00

Метки: автоматической, двоичного, кода, нормализации

...выбор предела измерения прекращается, на шифраторе 6 фиксируется код номера выбранного диапазона (т,е, число сдвигов),.В исходный момент времени триггеры 7 и 8 находятся в нулевом состоянии (например, от импульса "Сброс", пришедшего на вход 10 устройства) Формирователь 5 заблокирован и с его выхода импульсы не поступают, Иммульс начальной установки (фиг.2), пришедший с входа 9 устройства, устанавливает триггер 8 в состояние "1", проходит через открытый элемент И 3 (Фиг,2 г) на вход А/8 регистра 4 сдвига, В этот момент на входах регистра 4 организуется режим параллельного занесения (в соответствии с таблицей состояния регистра 4), и информация, установленная в этот момент на информационном входе устрой" ства, записывается в регистр...

Номер патента: 1562975

Опубликовано: 07.05.1990

Авторы: Визор, Леонтьев, Михайлов, Троц

МПК: H03M 7/00

Метки: двоичного, код, кода, уплотненный

...и пирамидальную матрицы, причем каждая ячейка содержит элемент ИЛИ и элемент И, входы которых соединены с входами ячеек, выход элемента ИЛИ подключен45 к первому выходу ячейки, а выход элемента И - к второму выходу ячейки, входы преобразователя, взятые попарно, соединены с входами ячеек первого столбца прямоугольной матрицы, первый Выход первой ячейки и второй выход М(у)-Й ячейки г-го столбца прямоугольной матрицы (г=1 п; М - колии чество входов преобразователя; М=2 п=3,4) соединены соответственно с первым входом первой ячейки и втоЫрым входом ( в )-Й ячейки (г+1)-го2 столбца прямоугольной матрицы, первыйвыход первой ячейки и-го столбца прямоугольной матрицы, первые выходы первых ячеек и вторые выходы ( -г.)-хМ ячеек -х...

Номер патента: 1566484

Опубликовано: 23.05.1990

Авторы: Герасичкин, Домнин, Пузеев

МПК: H03M 5/18, H04L 5/14

Метки: биполярный, двоичного, кода, последовательного, сигнал

...регистра 3 и выхода инвертора 4 через элементы 2 ИИ-ИЛИ-НЕ 14 и 15 осуществляют коммутацию сигналов на входы ключевых элементов 8 и 9.В случае наличия на выходе передающего регистра 3 сигнала логической 11 111 сначала формируется сигнал в ключ е н ия ключевого элемента 8 , представленный низким уровнем , а затем ф о рм иру е т с я сигнал включения ключевого элемента 9 , представленный низким уровнем . Высо кий уровень означает размыкание соответствующего ключ ев ог о элемента 8 или 9 .При наличии на выходе передающего регистра 3 сигнала логического 1 Оп первым по времени Формируется сигнал включения ключевого элемента 9, а затем - ключевого элемента 8. При замыкании ключевого элемента 8 во вторичной обмотке линейного...

Номер патента: 1566488

Опубликовано: 23.05.1990

Авторы: Данилин, Портной, Сартаков, Скороваров, Тузков, Царев

МПК: H03M 13/43

Метки: двоичного, декодер, кода, мажоритарного

...выполнение 2 из 3 проверок, На выходе мах х35 жоритарного элемента 4 появляется переданное кодовое слово, если число ошибок в принятом кодовом слове(4) 40 2 где х 1 - взятие целой части в сторону уменьшения числа.На фиг.З в пятом цикле показано исправление одиночной ошибки. Так как 45 алфавит М(п,1+1) кода содержит алфавит М(п 1) кода и инверсный ему алфавит, то в случае приема кодового слова, принадлежащего инверсии алфавита М(п 1) кода, на выходе мажоритарного элемента 4 формируется кодовое слово, инверсное переданному (фиг.З, второй цикл для случая отсутствия ошибок и третий цикл для случая одиночн й ошибки).ринятое кодовое слово с выхода регистра 2 и исправленное кодовое слово с выхода мажоритарного элемента 4 поступают на два входа...

Номер патента: 1569995

Опубликовано: 07.06.1990

Автор: Музыченко

МПК: H03M 7/20

Метки: двоичного, единиц, кода, подсчета, числа

...на вход элемента И 10;, на инверсных входах которого, соединенных с вторыми выходами блоков 8 -1 8, , - нулевые сигналы, что разрешает прохождение тактовых импульсов на выход элемента И 10 . Импульсы с вы"1хода последнего поступают через эле" мент ИЛИ 4 на соответствующие входы элементов И 112 ,и 11 ,а также наоответствующие входы элементов И 11.11; проходя при этом через элеент ИЛИ 12, на вычитающий вход блоа 8 подсчета единиц от содержимо 1 Э5 о которого при этом каждый раз отмается единица. Работа продолжаетя таким образом до появления в счетике блока 8, кода числа:ш. , Притом на втором и третьем выходах бло О а 8. появляются нулевые сигналы, а а его первом выходе - единичный, В ечение всего времени работы блока 8 одсчета...

Номер патента: 1571589

Опубликовано: 15.06.1990

Автор: Дворкин

МПК: G06F 11/08

Метки: двоичного, дешифрации, кода, контролем

...1 не будет обнаружено контролем только в том случае, если код на выходе дешийратора 5 не будет (при двух нулях на выходах шифратора 1) отличаться от кода .= 011, Единичные состояния на выкоде шифратора не могут Ьыть изменены воздействием с выходов дешифратора 1, так как элементы И-НЕ 13,2 и 13,3 заперты нулевым уровнем; поэтому обнаруживаться контролем будут дополнительные нули только на выходах дешийратора, двоичный номер которых содержит 7 = 1 (100, 110, 101, .111). По этой же причине не обнаруживаются дополнительные нули на тех выходах дешифратора 1, двоичный номер которых имеет о = 0 (010, 001), так как нули с этик выходов не могут запереть элемент 13,1 и изменить код на выходе шийратора 5 011 111, что могло бы привести к выявлению...

Номер патента: 1571771

Опубликовано: 15.06.1990

Авторы: Музыченко, Рыжевнин, Шлыков

МПК: H03M 7/18

Метки: вычета, двоичного, кода, модулю, последовательного, формирования

...модулю записывается код остатка по модулю К веса старшего разряда входно 5го кода с входа 15 устройства. Приэтом код с выхода счетчикапо модулю поступает на первую группу входов сумматора 9. Если в младшем разряде кода единица, то на вторуюгруппу входов сумматора 9 подаетсякод модуля К с выходов элементов Игруппы 8.1-8.Р. Сформированный навыходе сумматора 9 код записываетсяв вычитающий счетчик 11. 15При поступлении на вход 13 импульса осуществляется запуск блока3 синхронизации, на выход которогопри этом начинают проходить импульсыс входа 2. Если импульс синхронизации совпадает с тактовым, то этоттактовый импульс на выход блока 3синхронизации не проходит, чем исключается прохождение на входы счетчиков 11, 5 и делителя 6 укороченньк...

Номер патента: 1580387

Опубликовано: 23.07.1990

Автор: Анишин

МПК: G06N 7/08

Метки: двоичного, канала, моделирования, связи

...коды Х; , относительные значения которых численно равны соответствующим элементам вероятностной Н-размерной кв:шратной матрицы 1 Р И (,1 Е 1,0) смены состояний моделируемого канала связи, отличающихся вероятностью появления ошибок. При этом индекс означает номер блока памяти, а ин 35 триггера 6, Синхронность последова" тельноствй Е, ) и 1 В;) обеспечивается эа счет использования общего генератора 1 опорного сигнала, задаю-. щего тактовую частоту источника двоичной информации, подлежащей передаче по имитируемому каналу связи,Импулъсы генератора 1 поступают на вход синхронизации генератора 2 случайных двоичных кодов. На первый импульс генератора 1 с вероятностями Р ., 3 е И, й 1 формируется дяоичный код 3 ф, который поступает на...

Номер патента: 1587640

Опубликовано: 23.08.1990

Авторы: Антипов, Кулыгин, Маслов, Павличенко

МПК: H03M 7/18

Метки: двоичного, код, кода, модулю, свертки

...формирование сигналов проверочной части р кодовогослова, вычисляемой как остаток от деления числа информационной части помодулю ш 2-1 (1 - положительное целое) .Схема 3 сравнения с константой выполняет сравнение с нулем и может быть реализована посредством элемента ИЛИ.-НЕ.Устройство работает следующим образом,Сумматоры 7 групп по информации группы входов 1 вычисляют значения разрядов проверочной части кодового слова. Схема 3 сравнения с константой анализирует информационную часть слона, В случае нулевой комбинации она формирует единичный сигнал, в результате элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 5 изменяют нулевые значения сформированных сумматорами 7 сигналов на противоположные, обеспечивая выдачу единичных сигналов (р=ш) на выход 2, В...

Номер патента: 1587641

Опубликовано: 23.08.1990

Автор: Музыченко

МПК: H03M 7/20

Метки: двоичного, кода, модулю, преобразования

...импульсов с выхода ; делителя 5 на выход элемента И 18,1, , Импульсы с выхода элемента И 18.1 поступают на вход элемента ИЛИ 25 20.(Р+1-1) и на вход элемента ИЛИ Импульсы, поступающие на вход элемента ИЛИ 20,(Р+:ь),проходят на его выход и поступают на вычитающий вход блока 10.1,от содержимого которого 30 ,.каждый раз вычитается единица. Приэтом импульс с выхода делителя 5 поступает на вход элемента И 18.1. через (И)тоЙК тактовых импульсов, поступающих на тактовый вход делителя 5 свыхода генератора 1, Проходя черезэлемент И 18., импульс с выхода делителя 5 поступает через элемент ИЛИ 14 на вход сброса делителя 5,возвращая его в исходное состояние. 40Пусть 10.Ь - наименьший номер блока подсчета единиц по модулю К второй подгруппы, На...

Номер патента: 1587642

Опубликовано: 23.08.1990

Автор: Музыченко

МПК: H03M 7/20

Метки: двоичного, кода, модулю, преобразования

...с выхода элемента И 18.д(19.1)поступает через элемент ИЛИ 9 (10)на вход сброса делителя 4(5), возвращая его в исходное состояние, таким образом пересчет содержимого блоков7 и 8 подсчета единиц по модулю К всчетчик 6 по модулю К осуществляетсяс учетом весов разрядов входного кода. Далее цикл работы повторяется до обнуления блоков 7.1 (8.1),при этом на его первом выходе появляется нулевой сигнал, запрещающий прохождение импульсов с выхода делителя 4(5) на выход элемента И 18.1 (19.1), а на втором выходе - единичный сигнал, разрешающий прохождение импульсов на выходы элементов И 18.(1+1) - 18.Р (19.(1+1) - 19.К .Далее аналогичным образом осуществляется обнуление остальных блоков 7 и 8 подсчета единиц по модулю К.Пока хотя бы...

Номер патента: 1594534

Опубликовано: 23.09.1990

Авторы: Ларченко, Холодный, Ялинич

МПК: G11C 27/04

Метки: «нулей», выделения, двоичного, кода, последовательного

...К-го триггера 3 (непосредственно или через соответствующий элемент И 5). Таким образом, открытым будет только К-й элемент И 6. Поэтому первый тактовый импульс с входа 1 О устройства поступает на К-й выход 7 устройства. По заднему фронту тактового импульса на К-м выходе 7 устройства сформируется отрицательный перепад напряжения, который воздействует на вход синхронизации К-го триггера 3 и устанавливает этот триггер в единичное состояниее.Под действием следующего тактового импульса с входа 1 О устройства аналогичным образом происходит выделение следующего по порядку нуля и т. д.Таким образом, под действием тактовых импульсов последовательно появляются импульсы на тех выходах 7 устройства, которые соответствуют позициям нулей в двоичном...

Номер патента: 1594703

Опубликовано: 23.09.1990

Автор: Панченко

МПК: H03M 7/00

Метки: двоичного, код, кода, четырехпозиционный

...ТВ моменты поступления комбинаций "10", "01" и "11" на выходах элемен- тов И 11 - 13 формируются соответственно импульсы с длительностью Т /2 в первой половине тактового интервала Т , которые с выхода элемента И 11 (фиг.2 е) на входы элементов И 14 и 15 поступают непосредственно, причем с выхода элемента И 12 (фиг.2 ж) импульсы через элемент 4 задержки на величину Тг/2 (фиг.2 ж.) поступают к входам элементов И 16 и 17 во второй половине тактового интервала Тг, а с выхода элемента И 13 (фиг.2 э) импульсы через элемент 5 задержки на величину Тг /4 (фиг.2 з,) поступают к входам элементов И 18 и 19 со сдвигом на величину Т /4 по отногшению к началу тактового интервала Тг, при этом другие входы элементов И 14, 16 и 18 подключены к...

Номер патента: 1596463

Опубликовано: 30.09.1990

Автор: Зубков

МПК: H03M 7/02

Метки: двоичного, двоичный, код, кода, полный, преобразования, равновесного

...выходах - комбинация 01двоичного полного кода, Эта комбина. ция определяет двоичный код =1.Во-вторых, он приводит в исходноесостоянле блок 13 памяти. В сумматоре 14 этот сигнал разрешает сложениесоответствующих кодов. В-третьих,он задерживается на определенноевремя в элементе 10 задержки и, поступая на вход распределителя 4 импульсов, изменяет выходное состояниепоследнего. В итоге единичный сигналвыдается уже не с первого, а со второго выхода распределителя 4.После этого в соответствующий момент времени из программно-временного блока 12 в распределитель 3 поступает управляющий сигнал, который,изменяя выходное состояние распределителя 3, приводит к формированиюединичного сигнала на втором его выходеВо второй ячейке памяти регистра1...

Номер патента: 1603533

Опубликовано: 30.10.1990

Авторы: Казаченко, Урин, Цыкунков

МПК: H04L 12/26

Метки: двоичного, имитации, искажений, сигнала

...2 поступают на вход счетчика 5 и своим спадом переводят счетчик 5 в следующее состояние, определяющее адрес очередной ячейки памяти программируемого запо"35 минающего блока 6. В каждую ячейку памяти программируемого запоминающего блока 6 записан код случайных дискретных сигналов, совокупность которых определяет закон и параметры закона распределения случайных краевых искажений. Коэффициент пересчета счетчика 5 равен ш, что соответствует числу ячеек памяти запоминающего блока 6. С выхода программируемого запоминающего блока 6 сигналы, соответствующие в данный отрезок времени ь-й ячейки памяти (где .=1,2ш - номер очередной ячейки памяти) по 95 О даются на первые входы компаратора 7, на вторые входы которого подаются сигналы с разрядных...

Номер патента: 1605311

Опубликовано: 07.11.1990

Автор: Сагайдачный

МПК: H03M 7/22

Метки: двоичного, дешифрации, кода

...на соответствующих выходах блока 1 появляются импульсные сигналы (логический "О"),Если на соответствующем выходе блока1, к которому подключен первый блок3, появляется импульсный сигнал отконкретного знака, то на выходе блока 3 появляется сигнал логического"О", который поступает соответственно на вход элемента 2, При появленииследующего импульсного сигнала надругом соответствующем выходе блока 401, к которому подключен вторым входом элемент 2, на выходе последнегоустанавливается сигнал логического"О", который записывается во второйблок 3 и т,д.Через устанавливаемое времяпосле записи блоки 3 поочередно самообнуляются, т,е. на выходах блоков 3устанавливаются логическиеТаким образом , конкретная цифроваяпоследовательность...

Номер патента: 1605312

Опубликовано: 07.11.1990

Авторы: Гусев, Щербинин

МПК: H03M 9/00

Метки: двоичного, импульсный, код, кода, последовательного, число

...работает следующим образом.На информационный вход 10 поступает. входной последовательный двоичФный код Тактовые импульсы, поступаю"щие по входу 7 на тактируемык С-входрегистра 1, записывают входной двоичный код в регистр 1. Короткий импульс, поступающий по входу 9 записиустройства записывает в счетчик 2 кодс выходов регистра 1, На выходе зае"ма счетчика 2 появляется лог."1", которая разрешает работу генератора 3.Если на вход 8 знака подан сигналлог,"0", который характеризует обработку входной информации в прямом коде, то.импульсы с выхода генератора.3 через элемент И 5 поступают на вычитающий вход счетчика 2.Еслина вход 8 знака подан сигналлог. 1 , который характеризует обработку входной информации в дополнительном...

Номер патента: 1615724

Опубликовано: 23.12.1990

Авторы: Очеретяный, Потанцев, Сысоев, Фролов

МПК: G06F 11/10

Метки: двоичного, кода, четность

...10 четности устройства - контрольный разряд, на первый информационный вход 11 устройства - параллельный двоичный код, Сигнал с входа 9 устройства поступает на второй управляющий вход коммутатора 6 и разрешает прохождение информации с первого информационного входа коммутатора 6 на его первый выход, Отсюда информация попадает на информационный вход первого узла 7 свертки по модулю два и первые входы соответствующих элементов И группы 1. С выхода первого узла 7 свертки по модулю два сигнал дополнения до четности поступает на первый вход соответствующего элемента И группы 1.При несравнении сигналов на выходе 5 узла 7 и входе 10 четности устройства узел,3 сравнения формирует единичный сигнал на выходе 5 ошибки устройства и запрещает...

Номер патента: 1615880

Опубликовано: 23.12.1990

Автор: Суханов

МПК: H03K 21/40

Метки: двоичного, реверсивного, счетчика

...При отказе межразрядных переносов счетчика 1 ожидаемая четность счетчика 1 не будет совпацать 45 с Фактической, те, на входах узла 2свертки по модулю два появляетсянечетное количество единичньж потенциалов. По-енциал логической 1" свыхода узла 2 свертки по модулю два 50 поступает на вход элемента ИЛИ 6 и.,ерез его выход на вхоп элемента И 4 слецующни сч=.ный импульс входа 13 устройства поступает на второй вход элемента И 4 и проходит через его выход на Выход 1 Ф устрои ства, сигнализируя тем самьи. о сбое счетчика 1. Потенциал логическои "11 поступает на вход задания режима работы счегчика 1, переводя еготем самым в рымм вычитания, и науправляющий вход коммутатора 9, подключая тем самым его инФормационныевходы первой группы к...

Номер патента: 1621180

Опубликовано: 15.01.1991

Авторы: Долгов, Зубков, Караштин, Кравченко, Ларин

МПК: H03M 7/02

Метки: двоичного, двоичный, код, кода, полный, преобразования, равновесного

...образом,45Двоичная равновесная кодовая ком"бинация, записанная в регистре 1,поступает на первые входы элементовИ 3. На вторые входы элементов И 3поочередно поступает разрешающий им 50пульс с выходов распределителя 10,опрашивая содержимое ячеек памятирегистра 1,. Тактовые импульсы с выхода генератора 9 подсчитываются счетчиком 17, состояние которого соответ.ствует номеру опрашиваемой ячейки па 55мяти регистра 1, Единичные импульсывходной кодовой комбинации с выходовэлементов И 3 проходят через элемент 80ИЛИ 4, подсчитываются счетчиком 11, увеличивая его содержимое на единицу,поступают на вход формирователя 14 импульсов и открывают ключи блока 16,Содержимое счетчика 17 переписываетсячерез открытые ключи блока 16 в регистр 15. Содержимое...

Номер патента: 1621182

Опубликовано: 15.01.1991

Авторы: Каграманов, Каграманян, Мовсесян, Степанян

МПК: H03M 7/12, H03M 7/28

Метки: двоично, двоичного, десятичный, кода, реверсивный

...10(76) -з.ком, 4-"Р 1.Ч 11 тактПо Р 1(0076) воЗ 16=С (к вых,17) Р 1- ком,7 - бл.10Бл, 10(0076/16)=вых. бл, 10 (0004)ком.4-Р 1Ч 111 тактПо Р 1(0004).вод 16=4 (к вых.16)В итоге; 129011194 о =4 СЕ 5888 Ац.,первое зннчение промежуточного произведения, после чего выходы 0,1,2,3,4регистра РЗ через шифратор 14 на выходы 16 выдают первую цифру шестнадцатиричной дроби, а выходы 5,6 п5разрядов РЗ подводятся к входам блока9 умножения как компонента промежуточного произведения для выполнения второго такта преобразования, описанного 10выше при получении первой дробнойшестнадцатиричной цифры,В начале преобразования дробныхдвоичных чисел сбрасываются регистры1,2 и 3. Управляющие входы возбуждаются уровнями 19=0 20=0, 21=0, 22=1,23-"1 и 24=1. После...

Номер патента: 1624697

Опубликовано: 30.01.1991

Автор: Зубков

МПК: H03M 7/02

Метки: веса, двоичного, код, кода, недвоичный, постоянного, постоянной, преобразования, суммы

...устройства.Для определенности далее рассматривается устройство с параметрами Нв = 5,Р =. 3, М = 4, Нс = 3, С = 3.В регистр 1 из блока 7 в моменты времени Т 1 - Т 2 подаются импульсы записи, вмоменты времени Тз - Т 7 - импульсы считывания (фиг.2). На счетный вход счетчика 4 изблока 7 подаются синхроимпульсы в моменты времени Тз - Т 7, На установочный входблока 8 памяти в моменты времени Тз - Т 7из блока 7 выдают;я импульсы сброса, Исходное состояние счетчика 4 - "001", разрядность счетчика определяется величинойнаибольшей целой части двоичного логарифма от значности комбинации исходногокода (в рассматриваемом случае - три двоичных разряда),Исходное состояние счетчика 6 - нулевое, разрядность счетчика характеризуетсявеличиной...

Номер патента: 1626385

Опубликовано: 07.02.1991

Авторы: Клюквин, Сергиенко, Стученкова, Шамардинов

МПК: H03M 7/18

Метки: двоичного, классов, код, кода, остаточных, преобразования, системы, счисления

...соединен с вторыми входами элементов И 5,7 и 9, вход второго разряда входа второго слагаеглого сумматора 2 унитарных кодов по модулю - с вторыми входами элементов И 6, 8 и 10, выходы элементов И 5 и 8 обьединены и являются выходом первого разряда выхода сумматора 2;нитарных кодов по модулю, выходы элементов И 6 и 9 обьединень, и являются выходол 1 второго разряда выхода сумматора 2 унитарных кодов по модулю, выходы элементов И 7 и 10 объединены и являются выходом третьего разряда выхода сумматора 2 унитарных кодов по модулю. Следуег отметить, что обьсдинение выходов э; ементов И сумматора 2 выполняет функциьэ логического ИГИ, а 5 10 15 20 25 30 35 40 45 50 нумерация разрядов дана в порядке возрастания их значений.Устройство работает...