Преобразователь двоичного кода в двоично-десятичный

О П И С А Н И Е и,781806ИЗОБРЕТЕН ИЯ Совхоз СоветскихСоцкалнсткческкхРеспублик АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(28) Прнорите 3 ) УД К 681 325 (088,8) по делам изоврвтеии и открытийо 23 11 80 летень,% 4 лн ата опубликования описания 23.11,80.Ф ДА РЕОБРАЗОВАТЕЛЬ ДВОИЧНО В ДВОИЧНО - ДЕСЯТИЧНЫЙ Поста ь достигается эа счет тог двоично тр, выходами,аиоолее близк мному решенит преобразователь сятичный, соде те входы котор ователя и грутшу этот преобразо состоящий из ется жащииого но д перв вател уппь Недостаток данно в большом объеме Цель изобретения вателя.урыощение преобразоНа чертеже образователя.едена структурная схема пре Изобретение относится к автоматике и вы. числительной технике и может быть использова но при лостроснии преобразователей кодов.Известен преобразователь двоичного кода в двоично-десятичный, содержащий два сдвиговых регистра, одноразрядный последовательный сум. матор, элементы И и ИЛИвыходные элементы И и распределитель импульсов 1.Недостаток этого преобразователя - низкое быстродействие и относительно большие аппата ратные затраты. ехническои сущности предлагаемому явля.ичиого кода в двоич" входной регистр,вляются входами пре. ементов ИЛИ. Кромесодержит расширит элементов И Щ.образователя состоит что преобразователь двоичного кода десятичный, содержащий входной рег полненный на триггерах со счетными информационные входы которого являютсявходами преобразователя и группу элементовИЛИ, дополнительно содержит постоянное за.помннающее устройство, управляющий тритгер,вход которого является управляющим входомпреобразователя, единичный выход соединенс управляющим входом входного регистра,нулевой выход соединен со входом считыванияпостоянного запоминающего устройства, информационные входы которого соединены с выходами входного регистра и являются выходамипреобразователя, а выходы постоянного зало.минающего устройства соединены со входамигруппы элементов ИЛИ, выходы которыхсоединены со счетными входами входного регистра, вход сброса которого соединен со вхо.дом сброса преобразователя.3 781806Преобразователь двоичных чисел в двоичнодесятйчные содержит входной регистр 1, выполненный на триггерах со счетными входами (ВЯТ-триггер), постоянное запоминающее уст. ройство 2, информационные входы которого5 соединены с выходами входного регистра 1, а выходы со входами группы элементов ИЛИ 3, выходы которых подключены к счетным входам входного регистра 1. Разрешающий вход 4 постоянного запоминающего устройства соединен с нулевым выходом управляющего триггера 5, прямой выход б которого подключен к управляющему входу входного регист. ра 1, выход которого является выходом уст. ройства. Вход 7 управляющего триггера является управляющим входом преобразователя. Д В Д.Ь В ДД В ДД В 0 - 9 0 0 36-37 1 3 4 3 12 2 50-51, 6 2 10- 11 1 10 12-13 . 1 0 38 - 39 1 14 52 - 53 6 б 3 12 40-41 6 8 54-55 6 2 3 4 42-43 б 8 56-57 б 14 1 10 14-15 2 14 44 45 6 1 2 46-47 6 1 6 48-49 7 16-17 0 6 18-19 0 10 20-21 3 4 8 58-59 б 2 8 60-61 5 12 8 62 63 5 12 П р и м е ч а н и е: В - преобразуемое число; д - константа для 4-й тетрады;Л - константа для 2-й тетрады,Из табл,1 видно, что для двух соседнихзначений входных кодов константы одинаковыеЗначениями их являются для первой тетрадычисла 1, 2, 3, 5, б, 7; для второй - 2, 4, б,8, 10, 12, 14.Пример определения констант приведен втабл, 2,В 1 о 50 В 0,001,0111 Таким образом, преобразуемый двоично. десятичный код получается из суммирования 55 по пюд 2 входного двоичного кода разбитого 1 на тетрады и константы к ним, 0010, 00110011; 0100 Взо ь; Д П р и м е ч а н и е: где В,о - значениечисла в десятичной Преобразователь двоичного кода в двоичнодесятичный, работает следующим образом. 22-23 24-25 26-27 28-29 30-31 32 - 33 34-35 4При разработке преобразователя составляется таблица соответствующих чисел в двоичном и двоично-десятичном кодах, по которой строится постоянное запоминающее устройство и группа элементов ИЛИ. Оба кода, преобразующий и соответствующий преобразуемый, разбиваются на тетрады, константы представляются четырех. разрядным кодом и являются результатом сум. мирования по вод 2. В таблице 1 приведены значения констант для первой и второй тетрад для преобразования б- разрядного двоичного кода в двоично.десятичный,где для простоты восприятия, все константы и значения преобразуемых чисел представлены в десятичной системе исчисления. системе исчисления; В, - значение этогоже числа в двоичнойсистеме исчисления;В 2 ,о - соответству.ющее им двоичнодесятичное число дЬ - первая и вторая константы соот. ветственно,781806 10 15 5После обнуления регистра 1 сйгналом триггера 5 разрешается запись двоичного кода в ре.гистр по кодовым входам, при поступлениина счетный вход триггера управления командыпреобразования, изменяется его состояние на5обратное, и потенциал нулевого выхода тригге.ра поступает на разрешающий вход 4 постоянного запоминающего устройства, в результате чегона одном из его входов появляется импульс,который, пройдя соответствующие элементыИЛИ 3, поступает на счетные входы триггероврегистра 1 и перебрасывает их из одногосостояния в другое, Таким образом, на выходе входного регистра 1 появляется двоичнодесятичный код входного кода.Время преобразования предлагаемого устройства равноТ=1 +т.ВЫБ. ТР,где+ - время выборки константыВЫ 5,ф грвремя переброса триггера из одногосостояния в другое,Предлагаемый преобразователь позволяетосуществить преобразование за один такт, втечение которого сигнал постоянного запоминающего устройства, поступив на счетные входытриггеров через соответствующие элементы ИЛИизменяет состояние соответствующих триггероврегистра на обратное, Это приводит к сокращению выходных адресных шин (табл, 1) вдва раза и, как следствие, к снижению аппара.турных затрат преобразователя. 6 Формула изобретенияПреобразователь двоичного кода в двоичнодесятичный, содержащий входной регистр, вы.полненный на триггерах со счетными входами,информационные входы которого являютсявходами преобразователя, и группу элементовИЛИ, отличающийся тем,что,с целью упрощения преобразователя, он содер.жит постоянное запоминающее устройство,управляющий триггер, вход которого являетсяуправляющим входом преобразователя, единичный выход соединен с управляющим входомвходного регистра, нулевой выход соединенсо входом считывания постоянного запоминающего устройства, информационные входы которого соединены с разрядными выходами вход.ного регистра и являются выходами преобразователя, а выходы постоянного запоминающегоустройства соединены со входами элементовИЛИ группы, выходы которых соединенысо счетными входами триггеров входного регистра, вход сброса которого соединен со вхо.дом сброса преобразователя,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР 11 О 356642,кл. 6 06 Г 5/02, 1974,2. Патент США У 3526759, кл, 235 - 155,1967. НИИПИ Заказ 8136/54 ираж 751 Подписное Филиал ППП "Патент", Ужгород, ул. Проектная,4