Патенты с меткой «цифровых»

Номер патента: 1415452

Опубликовано: 07.08.1988

Автор: Попков

МПК: H04L 25/49

Метки: передачи, приема, сигналов, цифровых

...частоты(Р=А для элементов единичных символов и Р =А /4 для элемектон нулевыхсимволов), испол кэу п пю для предачипцфровй информации ц ццжцей граничной полосе канала (Фцг. 2 н), ц сигнал (Фц". 2 о) с потенциальной зцс ргцей ца полутактовой ц тактовой частоты (Р =А" для элементов нулевых и едиэничцых символов) и с частично подавленными низкочастотными ц высокочастотными составляющими в спектре, который имеет потенциальную помехо устойчивость в центральной полосе частотноогранцчецного канала.В четвертом ц пятом режиме линия 11 задержки сдвигает бцимпульсный сигнал на с =Т/2 (фиг. 2 л), в 15 спвцнутом сигнале дополнительно сдвигают линией 14 задержки элементы сигнала кодовых нулей на=Т/4 (фцг. 2 м) в сторону опережения, выделенные...

Номер патента: 1416963

Опубликовано: 15.08.1988

Авторы: Пахарин, Чернориз, Ядрошникова

МПК: G06F 1/04

Метки: последовательностей, формирования, цифровых

...(счетчик 1 досчитает до максимума), с его выхода переноса на синхровход 10 блока 5 Формирования временных интервалов выдается сигнал, используемый для отсчета временного интервала.Длительность временных интервалов между изменениями вида цифровой последовательности Т; задается кодами К;-1, хранящимися в блоке 14 памяти формирователя 5 временных интервалов. Код К соответствующий количеству повторений выбранной реализации, считывается по адресу, определяемому состоянием счетчика 4, и подается с первой группы ныходон блока 14 па" памяти на информационные входы счет" чика 15. Сигнал сброса, поступающий по входу 9 сброса блока 5 формирования временных интервалов, через элемент ИЛИ 16 и элемент 17 задержки подается на вход разрешения записи...

Номер патента: 1416995

Опубликовано: 15.08.1988

Автор: Герасимов

МПК: G06F 11/26

Метки: блоков, цифровых

...вовнутренний регистр и производит ихлогическую обработку. Сигнал окнаизиерения (разрешения приема данных )указывает на начало и окончание тестовой процедуры. В качестве сигналасинхронизации используется сигналсинхронизации БИС, чем обеспечиваетсярегистрация откликов проверяемой БИС. в каждом такте, В качестве сигнала окна измерения используется старший разряд блока 2 адресования (фиг,2), который изменяет свое состояние с11 в 0 при окончании теста и воз-. врате к началу тестовой программы.В примере конкретного исполнения устройства (Фиг,2 ) в качестве блока синзронизации используется двоичный счетчик СТ 1 совместно с генератором импульсов О. Разряды счетчика используются для синхронизации контролируемой БИС и формирования с...

Номер патента: 1418626

Опубликовано: 23.08.1988

Авторы: Горай, Монастырский, Рыцарь, Шупта

МПК: G01R 17/10

Метки: мостов, переменного, уравновешивания, цифровых, экстремальных

...логической "1", при котором открываются логические элементы И 20 и 23. Импульс тактового генератора 7 проходит через элемент И 23 на управляющий вход ключа 24 и открывает его. При этом положительное приращение с выхода экстремум-детектора 16 запоминается устройством 25, Это положительное приращение присутствует одно,а временно на двух входах вычитателя 26, благодаря чему на его выходе, выходах усилителя 27 и управляемого инвертора 28 импульсы не возникают, Так как на втором входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 22, соединенном с выходом усилителя 2, сигнал отсутствует, то выходной импульс элемента ИСКЛЮЧА 1 ДЦЕЕ ИЛИ 21 проходит через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 22 и через открытый элемент И 20 на счетный вход триггера 10 реверса, опрои 11...

Номер патента: 1418718

Опубликовано: 23.08.1988

Авторы: Лебедь, Особов

МПК: G06F 11/16

Метки: последовательностей, цифровых

...этомпоступают единицы. По (щ)-му син- хроимпульсу ноль оказывается в последнем разряде и-го регистра 1 сдвига. По щ-му синхроимпульсу этот нольпереписывается в первый рязряд и-горегистра 1 сдвига и положительнымперепадом на выходе последнего (щ-го)разряда этого регистра из содеркимого счетчика 1 О вычитается единица.Счетчик обнуляется, на прямом выходе элемента ИЛИ 9 устанавливается нулевой потенциал, а на инверсномединичный,Таким образом, разрешается прохождение синхроимпульсов через элемент И 11 на синхровход триггера 2 ипоступление и-ой контролируемой последовательности через коммутатор 7на вход первого разряда и-го регистра 1 сдвига, цепь зацикливания которого разрывается. Начиная с (щ+1)-госинхроимпульса, регистры 1 сдвига...

Номер патента: 1418745

Опубликовано: 23.08.1988

Автор: Исмагилов

МПК: G06F 17/14

Метки: базисам, подобным, преобразования, процессор, сигналов, хааро, цифровых

...свторым элементом а, первой строкиматрицы А и сумматор 15 производитсуммирование текущего результата умножения,со значением произведенияЯа 1, предыдущего цикла обработки,котооое поступает на второй вход сумматора 15 через открытый ключ 17 свыхода Х -го регистра сдвига. На этомтакте тактовые импульсы подаются врегистры 16, - 16 сдвига и информацияк 2в них сдвигается, при этом в первомрегистре 16 сдвига записывается произведение ,а кпредыдущего циклаобработки. На следующем (2 К 1+1)мтакте в умножителе 13 Я умножается1на элемент а и суммируется созначением Я,а , предыдущего цикла свыхода К 2-го регистра сдвига, т.е.формируется частичная сумма Р 2= Я,а 2 + Я 1 а . Таким образом осуществляется К -2 последовательных формирований...

Номер патента: 1418794

Опубликовано: 23.08.1988

Авторы: Костылев, Янченко

МПК: G08C 19/30

Метки: передачи, приема, сигналов, цифровых

...тестовые сигналы с выхода канала УТК передаются через элемент НЕ 7, шину 16 данных и элемент НЕ 23 на вход контролируемого цифрового модуля (положение переключателя 27 в этом случае безразлично) . Если на контакте разъема канала УТК имеется высокий логический уровень (фиг 3), то после записи этого сигнала на выходе триггера 10 имеется высокий логический уровень, который поступает на вход элемента НЕ 6. На его выходе устанавливается низкий логический уровень, который поступает через шину 16 данных на вход элемента НЕ 23. На выходе последнего устанавливается высокий логический уровень.Выходные сигналы от контролируемого модуля передаются через элемент И - НЕ 24, шину 7 данных и элемент И- - НЕ 8 на вход канала УТК. Пусть...

Номер патента: 1418893

Опубликовано: 23.08.1988

Автор: Маркевич

МПК: H03K 5/22

Метки: большей, выделения, двух, сигнала, сигналов, цифровых, частоты

...(фиг. 2 г)О.триггер 1 цо фронту импульса 1 устзнав.ливзе)ся в 1 фи. 2 ц) (.,слующий им.5,",ну;Ьси;3 ь,лной шине 1. усгднзвливаетО-тригге;1 3 в 1 и нз выхолнук шину 14ирохцли импульс 2 с входной шины 12, чго.,;е Нз ьыхолнцй нине 14 импульс 27,фи, ), 11), т. е 1 вд слеЛук)щих друг зз Лругцл( ичну,(ьсз 1 и 2 т. е. случдй, когда У 1.-Г)кцмчугирукт на выхолнук нину 14 имХльсы с нсрвцй хц шой :ины 12 О-триггер10 1(;3 ,1,(1; лля ра (ле)е 33 я на выхол.101,1; нл,свой импульс с инвсрсного вы ,1; р;, :,;н ся на вхол первого)113 311-)11., выр)бзгывдя 11 ео выл ле 1 Нз выхолной шине 14 это тает О.1;(к(ч цбр(.цч нроисхцлит разлеление ичль 061 и 2, что дает импульсы 2 и 27ыхолнук .Нин; 14 нрц цлят ич сы и 4 с нервцй вхцлн й н)ицы 12 эт(и"с,(,...

Номер патента: 1420558

Опубликовано: 30.08.1988

Авторы: Воинов, Кругликов, Ледовской

МПК: G01R 31/3181

Метки: интегральных, микросхем, нестабильных, отбраковки, потенциально, цифровых

...однократное интегрирование в течение промежутка времени, длительность которого определяется видом контроля. Так, для проведения интегральной диагностики микросхемы устанавливается время интегрирования, равное времени действия заданной тек стовой последовательности, а для обнаружения неисправной цепи минимально устанавливаемое время интегрирования равно сумме времени действия одного входного воздействия и длительности переходного процесса выключения элементов микросхемы.Кроме того, производить контроль надежности микросхем можно параллельно с функциональным контролем, что уменьшает количество необходимых операций и повышает оперативность способа.25 На чертеже представлена схема устройства для реализации предлагаемого...

Номер патента: 1424008

Опубликовано: 15.09.1988

Авторы: Галиулин, Гафаров, Гафуров, Тагирова

МПК: G06F 7/50

Метки: данных, цифровых

...приэтом отсутствует) происходит считывание инд/ормации с элемента 17 памяти и запись " 1" в элемент 8 памяти,При этом на выходе 18 элемента 1 памяти появляется сигнал С, поступающий на входы 19,20,27 элементов 2-4памяти, а ца выходе 55 элемента 7 памяти появляется сигнал П- переносаот сложения предыдущих разрядов Х,и У; , поступающий на входы 24-26элементов 2-4 памяти (в данном случаеХ;, =У =П =О).В новом такте (такте 11 ) с подачей импульса ца вход 14 устройствапроисходит считывание информации сэлементов 2-4, 6, 8 памяти, при этомна общем выходе элементов 2,3 памятиреализуется логическая операциягде С, - результат сложения (сумма)разрядов Х; и У, слагаемых,Значение С, поступает в момент на выход 33 устройства, но запись его в...

Номер патента: 1424019

Опубликовано: 15.09.1988

Авторы: Атовмян, Березкин, Ефремов

МПК: G06F 11/26

Метки: схем, цифровых

...устанавливает момент опроса синхраимпульсом (через элементы И 7 и 8) состояний дешифраторд 9 эталонной сигнатуры. Единичный импульс на выходе 14 устройства свидетельствует о там, что эталонная сигнатура не совпала с Фактической сигнатурой, выработанной в результате проверки. Элемент И-НЕ 6 после обнаружения на входе 12 блоком 2 сравнения входного набора, совпадающего с очередным тестовым набором из контролирующей последовательности, пропускает очередной сицхраимпульс ца тактовые входы генератора 3 тестовых наборов и блока 4 свертки.Элемент ИЛИ-НЕ 11 предназначен для начальной устдцавки генератора 3 тестовых наборов и блока 4 свертки. Начальная установка производится сигналом на входе 15 или импульсом опроса состояния дешифрдторя 9...

Номер патента: 1425680

Опубликовано: 23.09.1988

Авторы: Борисенко, Рябцев, Чернышев

МПК: G06F 11/26

Метки: блоков, тестового, цифровых

...блок. 20 синронизации, который обеспечивает выДачу тактовых импульсов, поступающихна входы регистров блока 9 микропрораммного управления. Кроме того,блок 20 синхронизации выдает строби.ующий сигнал, обеспечивающий приеминформации с выходов контролируемогоЦифрового блока, По входной шине свяи с ЭВМ регистры 37-39 группы, 5 ре"истров кодов управления записью устанавливаются в состояние, обеспечиВающее прохождение через группы элементов И 40-42 тактовых сигналов записи на синхронизирующие входы регистров 27-29 блока обмена с контролируемым цифровым блоком 10,По микрокоманде блока 9 микропрограммного управления код начальногоадреса иэ регистра 45 начального ад 40реса тестового набора заносится в регистр 47 адреса тестовых...

Номер патента: 1425681

Опубликовано: 23.09.1988

Авторы: Линков, Филин

МПК: G05B 19/18

Метки: линейных, систем, цифровых

...с 1-и= 55 =5-4-1 адреса по первому и второмувыходам программируются соответственно коэАфициенты знаменателя и числителя передаточной Аункцни 0(х):+ О,.х + 1,хэ + 1,х 4 По 1= 5-адресу по третьему выходу 5программируется единица, соответствующая импульсу "Сравнение". Адрес Выходы Выходы Адрес 3(20) 2(19) 1(18) 3 2 1 0 0 О 0 0 0 0 0 К-П0 К-П К-П+1 0 0 0 0.О Первый и второй накапливающие сумматоры по модулю два можно реализовать на 1 К-триггерах со сбросом, включенныхО как триггеры со счетным входом Т-типа (1- и К-входы соединены вместе).Разрядность накапливающих сумматоров по модулю два, т,е. количество триггеров равно разрядности сдвиговых 45 регистров с обратными связями.Устройство работает следующим образом.Первоначально первый 1...

Номер патента: 1425682

Опубликовано: 23.09.1988

Авторы: Итенберг, Криворучко, Матвеева, Секачев

МПК: G06F 11/26

Метки: тестового, узлов, цифровых

...контролируемого цифрового узла. С выходов узла 11 через коммутаторы 10 реакция узла 11 поступает на первую группу входов блоков 8, .Результаты сравнения ("0", если сбой) с инверсных выходов 1-х блоков 8 поступают на информационные входы триггеров 13, . Запись в П-триггеры 13, результата сравнения и в регистры 9, результата реакции узла 11 происходит по переднему фронту первого импульса, поступающего с выхода 45 на синхровходы Б-триггеров 13 и входы параллельной записи регистров 91 и задержанного на элементе 58 задержки на величину ь , Величинами определяется как сумма задержек при прохождении информации до узла 11 при срабатывании последнего и при прохождении реакции узла 11 через коммутаторы 10, и блоки 8,. С выходов триггеров 13...

Номер патента: 1425860

Опубликовано: 23.09.1988

Авторы: Альбах, Шаповальянц

МПК: H04J 3/12

Метки: сигналов, формирователь, цифровых

...временной цикл аппаратуры. Сигнал, определяющий длительность слова, поступает на вход счетчика 4 адреса, который работает в циклическом режиме. Цикл работы (диапазон счета) счетчика 4 адреса определяется сигналом, который вырабатывается 5 10 15 20 25 30 35 40 45 50 55 блоком 1, периодически после считывания последнего отсчета из элемента 9 памяти каждого из блоков 6 - 8.Считывание цифровых отсчетов из элемента 9 памяти осуществляется одновременно и управляется счетчиком 4адреса, выход которого через буферный регистр 5 подключен к входамэлемента 9 памяти. С вь 1 хода элемента 9 памяти цифровые отсчеты сигналов в параллельном коде поступаютна вход преобразователей 11 кодов,где с помощью сигнала преобразуютсяв последовательный код....

Номер патента: 1430915

Опубликовано: 15.10.1988

Авторы: Данилов, Лобанов, Пункевич

МПК: G01R 31/3181

Метки: интегральных, схем, функционального, цифровых

...9задержки - на микросхемах серии 500(например 500 ЛП 116), элемент И-НЕ 26 -на микросхеме 500 ЛМ 105.Устройство при контроле ИС по одному выводу работает следующим образом.На входную клемму 14 устройства поступает выходной сигнал с испытуемойИС с заданной частотой контроля(фиг,2 а). В блоке 1 аналоговых компараторов выходные сигналы ИС сравниваются с уровнями "1" и "0", задаваемыми источниками 19 и 20 опорных напряжений. На входную клемму 16 и,следовательно, на первый вход триггера21 поступает сигнал эталонной информа 1430915ции (фиг. 2 б), на входную клемму 17 (первый вход триггера 22) постоянно поступает сигнал разрешения контроля, разрешающий работу выходного тригге 5 ра 6. По достижении контролируемым сигналом уровня "0" (фиг.2 а,...

Номер патента: 1430957

Опубликовано: 15.10.1988

Авторы: Рябцев, Чернышев

МПК: G06F 11/26

Метки: блоков, тестового, цифровых

...шин блока 23 памяти тестовых наборов, .коммутаторы 27 и 28 устанавливаются в состояние коммутации на выход соответственно блока 22 памяти масок каналов и блока 24 памяти кодов управления коммутатором входов - выходов.Элементы И 29 - 31 устанавливаются в состояние, разрешающее прохождение синхросигналов занесения в регистры 32 " 34 блока 5 обмена с контролируемым цифровым блоком,Затем запускается блок 18 синхронизации, который обеспечивает выдачутактовых импульсов, поступающих навходы блока.3 микропрограммного управпения и блока 4 реконфигурации памяти. Кроме того, блок 18 синхронизации вьщает импульсы на входы счет,чика 25 слоев памяти и для обеспечения стробирования принимаемой информации с выходов контролируемого цифрового блока....

Номер патента: 1430958

Опубликовано: 15.10.1988

Авторы: Галкин, Квашенников

МПК: G06F 11/26

Метки: блоков, цифровых

...сигнал разрешения на уста-. новочный вход счетчика 23, который считает импульсы, поступающие с синхровхода 21, При достижении определенного числа, через время, необходимое для выдачи теста генератором 2 тестов в контролируемый блок б, сигнал с выхода счетчика 23 поступает на вход элемента ЗИ-ИЛИ 27 и переключает счетчик 26. На третьем выходе счетчика 26 формируется сигнал "Обработка", который поступает на выход 13 и вход элемента ЗИ-ИЛИ 27. Инверсный третий выход счетчика 26 является разрешающим по установочному входу счетчика 28, На счетный вход счетчика 28 поступают импульсы с синхровхода 21. При достижении определенного времени, необходимого для обработки теста контролируемым блоком 6, сигнал с выхода счетчика 28 поступает на...

Номер патента: 1432530

Опубликовано: 23.10.1988

Авторы: Галецкий, Кобяк, Липницкий

МПК: G06F 11/26

Метки: блоков, цифровых

...кустройству подключается цифровойблок 2 и функции счета, преобразованные мультиплексорами 7 через коммутатор 5, группу 15, группу 16, регистр17 подаются на входы контролируемогоцифрового блока 2,14) Реакция контролируемого цифрового блока 2 В заданной точке в каждый такт времени через коммутатор 13 записывается в блок 12,15) Осуществляется чтение блока 3 и блока 12 и сравнение считанной информации на схеме 21, Свечение индикатора по окончании сравнения свидетельствует о неправильномфункциониро2530 30 35 40 45 тьего и четвертого коммутаторов, вход разрешения схемы сравнения сое 143 ванин проверяемой схемы в выбранной точке. Отсутствие свечения свидетельствует об исправности контролируемого блока.Для формирования на входах схемы...

Номер патента: 1434552

Опубликовано: 30.10.1988

Авторы: Байдан, Гончар, Карпухин, Сирбиладзе, Черныш

МПК: H04J 3/08

Метки: квантованной, обратной, регенератор, связью, сигналов, цифровых

...составляющих, опускаются в большей или меньшей степени ниже нулевого уровня. Это подтверждает (в простейшем случае) синусоидальное колебание с меняющейся амплитудойБ(С) = А (г.) злыЗадержанный сигнал будет иметьвидт( ) ( ) ( 3)Моменты пересечения соответствуютусловиюБ(Е) = 8, (Е),АК)зз.пьй = Азхпсо( - Т ),откуда видно, что эти моменты при постоянной задержке не зависят от амплитуды сигнала.Так как любой сложный (несинусоидальный) сигнал можно представить разложением в гармоническом базисе, то вывод о независимости моментов пере 1434552сечения от уровня сигнала можно распространить и на них.На выходе блока 1 О совпадения сигнал появляется при совпадении импуль 5 сов с выхода компаратора 9 и второй линии 8 задержки (фиг, 2 г,д),...

Номер патента: 1434560

Опубликовано: 30.10.1988

Авторы: Бушуев, Калитина, Тутыхин

МПК: H04L 27/233

Метки: демодулятор, когерентный, сигналов, цифровых

...сигнала по методу Пистолькорса и примененную к сигналу с однократной Фазовой манипуляцией с индексом манипуляции= + , где и =и3,4,5,При отсутствии сигнала на входе система .поиска, состоящая из сумматора 4 и генератора 5 пилообразного напряжения, периодически перестраивает генератор 3 в нужном диапазоне час тот, в котором ожидается появление сигнала на входе когерентного демодулятора цифровых сигналов. При появлении сигнала на его входе и после вхождения кольца ФАПЧ в синхронизм генератор 5 пилообразного напряжения выключается.Используя выражение (1), находим сигнал на выходе первого умножителя 7 частоты: КАсов(пы 1+ 8) наС, КАсов (пы- П ) наЦсхй-1434560 11 схи (С) К, АсовмнС на и(2)5 где К - коэффициент передачи первого умножителя 7...

Номер патента: 1437818

Опубликовано: 15.11.1988

Авторы: Гладилович, Улегина

МПК: G01R 35/00

Метки: поверки, приборов, цифровых

...13 частоты обеспечивает неизменность периода повторения вырабатываемого кода управления во время изменения оператором величины размаха переменной составляющей параметра сигнала. При этом с помощью переключателя 16 синхронно с изменением задаваемой величины переменной составляющей изменяется коэффициент деления у делителя 13, Так, если величина переменной составляющей параметра сигнала увеличивается, например, в 2 раза (движок переключателя 15 перемещается вправо на одно деление), то коэффициент деления у синхронного делителя 13 час 35 тоты должен быть уменьшен тоже в 2 раза (движок переключателя 1 б одновременно перемешается влево на одно деление) .40На выходе блока 20 сложения формируется результирующий код управления...

Номер патента: 1437865

Опубликовано: 15.11.1988

Авторы: Волынец, Зайцев, Кудрявцев, Опритов, Сотов

МПК: G06F 11/00

Метки: узлов, цифровых

...прежняя информация.Блок 28 считывает информацию изрегистра 2, для чего устанавливаетна входах блока 29 адрес регистра 2,который дешифруется блоком 29 и в ви чество которых определяется временем воздействия тестового сигнала. В мо - мент записи информации в регистр 7 осуществляется запись в регистр 10 и далее начинается сдвиг содержимого регистра 10 (в регистрах 11 и 12 сдвигаются "0"). Логические "1" с выхода регистра 10 открывают коммутаторы 13 и 14, и информация из регистра 1,поступает на входы объекта контроля, Одновременно с выходов объекта контроля ответная реакция через коммутатор 14 поступает на входы регистра 2 и записывается в него, Затем ответная реакция иэ регистра 2 вводится в блок 28 и анализирует, а результат...

Номер патента: 1439588

Опубликовано: 23.11.1988

Автор: Деткин

МПК: G06F 11/36

Метки: программируемое, систем, цифровых

...а вторую группу ьходон данных -к магистрали данных М 1-системы, Допустим, что по 51 ьзОРатРпю пеобход 1 ьмопроанализировать выполнение программыМП-системы В реальном масштабе времени относительно двух условий: относиГот 1 ЬЬ 1 О МОЫт Нта Записн даННЫХ Ц 1 Н Память ИП-систеиы по ацресу Л 1 и относительно момента чтения неизвестныхданных из памятк Ы-скстеь 1 ы по асресу Л 2, причем необходимо знать гредысторию хода програмкь; В объеме300 циклов обращения в память и гослеистори 1 о хода программы в объеме50 циклов обращения В память относительно каждого из условий.роке ТОГО анализ петэного условиянеобходимо провести лишь тогда, когда первая ситуация появится 35-й раз,а вторая ситуация - 15-й раз, Для решения этой задачи попт,зоватепь...

Номер патента: 1441404

Опубликовано: 30.11.1988

Авторы: Данилов, Мосягин, Умнов, Филиппов

МПК: G06F 11/10

Метки: объектов, цифровых

...КинтРСЛИРУЕмого объекта. После этого ца регистре 12 фиксируется состояие второгогецеоатора 13 ортогональеес функций,которое преобразуется деюифратором14 и указывает тцп неисправностиконтролируемых объектов. 2 ел,1 ас смотрим конкретный пример систе: с тремя контролируе:"цми вьхс - ,амип = 3, Иа фиг,2 преведаы Воеменные-ИаГраММЫ, ПОЯСНЯсцЕ рабсту уСтрОй -ства для коц-роля цифровых объектовпри и = 3,де для определенности астотя, меяндря пОСТ па 1 лшеГО на пер -,.-:Ые разрядь. Первого и второго ; ецера.Орин 3 И 1ОртС: :НЯ 11. НЫХфуцКЬИЙ .п:инята равно частоте сигналов цаВЬХОД:Х ОСНОВНОГСИ К)1 РОЛЬЦ ОГОциФровых объектов Ца даграммахФиг,2 а. б т в изображец сигталь сПЕРВОГО, ВГОРОГО И тРЕтЬЕГО РЯЗ.5 -дов генератора 3 и 13, т.е, сттукдеи1...

Номер патента: 1444684

Опубликовано: 15.12.1988

Авторы: Селиванов, Хамко, Юдин

МПК: G01R 31/3177

Метки: узлов, цифровых

...58,2с линии,Установленные к этому времени нашине 7, 1 данные через канальные приемо-передатчики 60 по шине 71 поступают на заданный блок и сопровождаются сигналами разрешения записи информации по шине 69, выбора блока 70и двумя разрядами адреса по шинам73 и 74.Работа при чтении центральнымпроцессором 12 информацииотличаетсятем, что вместо сигнала на шину 7,5процессор выставляет сигнал на шину7,2 признака никла обмена "Ввод".В этом случае на: требуемый блокпересылается сигнал по шине 68, пошине 72 данные от узла подаются наприемо-передатчики 60, которые стробируются для передачи информации наканальную шину 7 сигналом со схемыИ 61. Сигнал на выход схемы И 61Формируется сигналом с выхода триггера 65 при наличии сигнала на шине7,2,...

Номер патента: 1444827

Опубликовано: 15.12.1988

Авторы: Анненков, Ахтариев, Керчин, Керчина

МПК: G06F 11/30

Метки: динамики, процессов, систем, управляемых, цифровых

...входы второго и третьегоблоков памяти соединены с выходамипервого регистра, выходы второго блока памяти соединены с вторыми входами элементов СЛОЖЕНИЕ ПО МОДУЛЮ 2второй группы, выходы третьего блокацамяти соединены с первыми входамиэлементов И второй группы, вторыевходы которых подключены к выходамэлементов СЛОЖЕНИЕ ПО МОДУЛЮ 2 второйгруппы, выходы элементов И второйгруппы соединены с входами третьегоэлемента ИЛИ, выход которого подключен к выходу признака ошибки управления устройства, выход второго элемента ИЛИ соединен с синхровходомтретьего регистра, третий вход второго элемента ИЛИ подключен к. выходупризнака ошибки управления устройства. Ф о р м у л а и э о б.р е т е н и яУстройство для контроля динамикиуправляемых...

Номер патента: 1444966

Опубликовано: 15.12.1988

Авторы: Гитлиц, Добровольский, Зеленин, Попов, Севрюгин

МПК: H04J 3/06

Метки: передаче, потоков, радиовещания, сигналов, скоростей, согласования, цифрового, цифровых

...в счетчике 10, на первом выходе которого Форжруется командный сигнал "опережение, который при наличии сигнала "разрешение трансформации паузы" или разрешение трансФормации сигнала" подается с помощью коммутатора 11 на первый вход формирователя синхроимпульсов 12, Наличиекомандного сигнала на втором входе формирователя синхроимпульсов 12, при поступлении на его первый вход очередного входного импульса, обеспечивает на первом выходе Формирователя 2 формирование синхропоследовательности, Сформированная синхропоследовательност ь по ступает в блок синхрониз ации 13, обеспечивающий подачу ее на второй или третий выходы в зависимости от используемого в данный момент для з а пи си инфор мации пер во го или втор ого буферного регистра 5...

Номер патента: 1450125

Опубликовано: 07.01.1989

Авторы: Астапкович, Державина, Копылов, Лопатин, Перфильев

МПК: H04L 25/40

Метки: адаптивного, однополосных, приема, сигналов, цифровых

...12 уровня, путем измерения уровня пилот-сигнала, выделяемого с помощью блока 7 выделения пилот-сиг" нала. Этот блок представляет собой узкополосный полосовой фильтр. Причем полоса пропускания фильтра выбирается таким образом, чтобы на выходеполосового фильтра сохранить информацию о дрожании Фазы опорного колебания, что позволяет успешно компенсировать это дрожание.Затем сигнал с выхода автоматического регулятора 2 уровня поступает навход демодулятора 3, где он демодулируется и далее фильтруется и стробируется в блоках 4 и 5. Необходимоедля когерентной демодуляции опорноеколебание вырабатывается в блоке 10подстройки фазы опорного колебания,который содержит управляемый фазовращатель 12 и вычислителя 11 фазы опорного колебания.С...

Номер патента: 1458841

Опубликовано: 15.02.1989

Авторы: Лебедь, Особов

МПК: G01R 31/3177

Метки: блоков, цифровых

...сложения по модулю два.По первому сигналу сдвига с блока 8управления эта информация записывается в первый разряд анализатора 7.По второму сигналу с блока 8 управ"ления задатчик 1 тестов выдает второй тест на блок 2, а с первоговыхода блока 2 через мультиплексор 3второй бит информации поступает на вход анализатора 7 и по второму сигналу сдвига с блока 8 управления записывается в анализатор 7 и т.д. до тех пор, пока вся тестовая программане будет выведена из задатчика 1 тестов и вся последовательность кодовс первого выхода контролируемогоблока 2 не окажется свернутой в сигнатурном анализаторе 7. Свертка этой информации поступает в параллельном коде на вторые входыиндикатора. После этого блок 8 управ-" ления выдает сигнал с четвертого...