Устройство для контроля цифровых блоков

(51) АНИЕ ИЗОБРЕТЕНИЯ е аа.,е.е ., е у,йЪ исти К ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ВТОРСНОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР В 1174931, кл. С 06 Р 11/26, 1985,Авторское свидетельство СССР У 1149265, кл. С 06 Р 11/26, 1985. (54) УСТРОЙСТВО ДЛЯ ОНТРОЛЯ ЦИФРОВЫХ БЛОКОВ(57) Изобретение относится к области вычислительной техники, в частности к средствам автоматизированного контроля цифровых объектов, и может быть использовано для проверки цифровых схем, построенных с использованием методов структурного проектирования. Цель изобретения состоит в повышениидостоверности контроля за счет обеспечения возможности автоматизированного формирования заданной тестовойпоследовательности в произвольнойточке схемы. Устройство состоит иэсчетчика, контролируемого цифровогоблока, первого и второго блоков памяти, блока микропрограммного управления, информационного регистра,мультиплексоров, регистров сдвига,первого, второго, третьего коммутаторов, первого и второго счетчиков адреса, четвертого коммутатора, группыэлементов И, группы элементов ИЛИ, сбуферного регистра, первого и второго триггеров, элемента И и схемы сравнения. Использование микропрограммной памяти в блана управления по- Сзволяет значительно повысить эффективность и информативность результа- =етов контроля. 3 ил.Изобретение относится к вычисли-тельной технике, в частности к средствам автоматизированнсго контроляцифровых объектов, и может быть использовано для проверки цифровых схем,построенных с использованием методовструктурного проектирования.Цель изобретения - повьппение достоверности контроля, 1 ОНа фиг, 1 представлена блок-схемаустройства; на фиг. 2 - функциональная схема блока управления на фиг,ЗУфункциональная схема схемы сравнения.Устройство (фиг. 1) содержит счетчик 1, контролируемый цифровой блок2, блок 3 памяти, блок 4 микропрограьмного управления, коммутатор 5, ре- .гистр 6 маски, К мультиплексоров 7,К регистров 8 сдвига, коммутатор 9, 20коммутатор 10, первый счетчик 11,адреса, блок 12 памяти коммутатор 13,счетчик 14 адреса, группу 15 элементов И, группу 16 элементов ИЛИ, буферный регистр 17, элемент И 18, . 25триггеры 19 и 20, схему 21 сравнения.Устройство работает следующимобразом,В зависимости от структуры блока2 может быть выбран необходимый режим работы формирователя тестов. Рассмотрим, например, тестирование схемы, реализованной с использованиемСтруктурных методов контролепригодного проектирования, Сущность контроля такого устройства состоит враздельном тестировании комбинационной и последовательной частей. Режимсоздания заданной тестовой последовательности в произвольной комбинационной части схемы укрупненно описывается следующим алгоритмом.1) В блок 3 от внешнего носителязаписывается двоичная последовательность, в которой логическая "1" присутствует только в ячейке памяти садресом, кратным степени двойки,2) Из блока 3 информация переписывается в один из регистров 8,.3) Процедура, описанная в первоми втором шаге, повторяется столькораз, сколько входов имеет цифровойблок 2. При этом необходимо, чтобыединичный бит информации каждый разприсутстВОВал В ВОВОЙ ячейке памяти, 55адрес которой кратен степени двойки.4) Функции счета, формируемыесчетчиком 1, через мультиплексоры 7подаются на входы коммутатора 5 и через элементы ИЛИ группы 16 и регистр17 подаются на входы блока 2. Последовательность сигналов, снимаемая в каждый такт времени, записывается вблок 12.5) Реакция контроля переписывается из блока 12 в один из регистров Ь.6) С помощью счетчика 1 кодовыекомбинации перебираются на входахмультиплексоров 7. Последовательностьсимволов с выхода мультиплексора,определенного в пункте 5, черезкоммутатор 5 записывается в блок 12.7) Тестовая последовательность,которую необходимо сформировать вуказанной вьппе точке блока 2, вводится через коммутатор 10 в блок 3.8) Осуществляется перезапись информации из блока 3 в один из регистров 8.9) С помощью счетчика 1 кодовыекомбинации перебираются на входахмультиплексоров 7, Последовательность символов с выхода мультиплексора 7, определенного в пункте 8, черезкоммутатор 5 записывается в блок 3.10) Информация из блока 3 переписывается во все регистрв 8.11) Блок 12 переводится в режимчтения, а триггер 20 устанавливаетсяв единичное состояние, При считывании первого единичного бита из блока 12 триггер 19 формирует сигналуправления для блока 4, что приводитк останову счетчика 14 и записи егосодержимого в регистр 6.12) С помощью счетчика 1 кодовыекомбинации перебираются на входахмультиплексоров 7. Последовательностьсимволов с выхода произвольного мультиплексора переписывается в блок 3.13) Вместо эталонного изделия кустройству подключается цифровойблок 2 и функции счета, преобразованные мультиплексорами 7 через коммутатор 5, группу 15, группу 16, регистр17 подаются на входы контролируемогоцифрового блока 2,14) Реакция контролируемого цифрового блока 2 В заданной точке в каждый такт времени через коммутатор 13 записывается в блок 12,15) Осуществляется чтение блока 3 и блока 12 и сравнение считанной информации на схеме 21, Свечение индикатора по окончании сравнения свидетельствует о неправильномфункциониро2530 30 35 40 45 тьего и четвертого коммутаторов, вход разрешения схемы сравнения сое 143 ванин проверяемой схемы в выбранной точке. Отсутствие свечения свидетельствует об исправности контролируемого блока.Для формирования на входах схемы необходимых тестовых последовательностей необходимо выполнить следующие шаги.В блок 3 от внешних носителей записЪ 1 вается тестовая последовательность, которую необходимо сформировать на ь-м входе контролируемого блока.Из блока 3 информация переписывается в -й регистр 8.Функции счета, формируемые счетчи" ком 1, подаются на входы мультиплексоров 7. Последовательность символов с выхода ь-го мультиплексора 7 через коммутатор 5 записывается в блок 3.Информация из блока 3 переписывается в -й регистр 8Далее данный алгоритм повторяется до тех пор, пока все регистры 8 не будут заполнены соответствующей ин" формацией. Затем включается режим тестирования. При этом функции счета счетчика 1, преобразованные мультиплексорами 7, подаются на входы коммутатора 5, и далее через группу 16 и регистр 17 - на входы блока 2. Формула изобретения Устройство для контроля цифровых блоков, содержащее счетчик, первый блок памяти, блок микропрограммного управления, регистр маски, причем счетный вход счетчика и синхровход регистра маски соединены с. первым и вторым выходами первой группы синхровыходов блока микропрограммного управления, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в него введены К .мультиплексоров, где К - число входов контролируемого цифрового блока,К регистров сдвига, четыре коммутатора, первый и второй счетчики адреса,второй блок памяти, группа элементовИ, группа элементов ИЛИ, буферныйрегистр, первый и второй триггеры,элемент И и схема сравнения, причемразрядные выходы счетчика соединеныс группой управляющих входов ь-гомультиплексора (ь=1,К), выходы мультиплексора группы соединены с информационными входами первого коммутатора, группа разрядных выходов К реги 5 10 15 20 25 стров сдвига соединена с группойинформационных входов соответствующих мультиплексоров группы, информационные входы К регистров сдвига соединены с выходами второго коммутатора, первая и вторая группы информационных входов которого соединены сгруппой выходов первого и второго блоков памяти соответственно и с первой и второй группами информационных входов схемы сравнения, адресныевходы первого и второго блоков памяти соединены с разрядными выходамипервого и второго счетчиков адресасоот 6 етственно, информационный входи вход записи второго блока памяти соединены с первым и вторым выходамитретьего коммутатора соответственно,информационный вход и вход записипервого блока памяти соединены спервым и вторым выходами четвертогокоммутатора соответственно, третийвыход которого соединен со счетнымвходом первого счетчика адреса, первая группа выходов первого коммутатора соединена с первыми входами элементов ИЛИ группы, вторая группа выходов первого коммутатора соединена с первыми входами элементов И группы,вторые входы которых соединены ссоответствующими выходами регистрамаски, выходы элементов И группысоединены с вторыми входами элементов ИЛИ группы, выходы которых соединены с информационными входами буферного регистра, выходы которого являются выходами устройства для подкличения к входам контролируемого цифроваго блока, разрядные выходы второго счетчика адреса соединены с информационными входами регистра маски, выход первого коммутатора соединен спервыми информационными входами тре динен со стробирующим выходом блокамикропрограммного управления, информационный вход третьего коммутатораявляется входом устройства для подключения к выходам контролируемого,цифрового блока, первый вход элемента И соединен с выходом второго блока памяти, второй вход элемента И соединен с выходом второго триггера, выход элемента И соединен с входом установки первого триггера, синхровходы К регистров сдвига, входы управления первого, второго, третьегои четвертого коммутаторов, вход установки первого счетчика адреса, вход установки и счетный вход второго счетчика адреса, синхровход буферно го регистра, входы сброса и установки второго триггера, вход сброса первого триггера соединены с соответствующими выходами второй группы синхровходов блока микропрограммного управления, причем выходы заемов первого и второго счетчиков адреса, счетчика и выход первого триггера соединены с группой входов логическогоусловия блока микропрограммного управления, второй управляющий и информационные входы четвертого коммутаторасоединены с синхровходами и тестовымвходом устройства соответственно.1432533 Ью длям Ю Фе длит 72 гЗ Составитель В.ЛеоненкоТехред Ч.Дидык Корректор С.Шекмар едактор Е.Пап 2 Тираж 704 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. Заказ 5442/4 4 оизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4