Устройство для контроля цифровых последовательностей

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1511 4 С 06 Г 11/1 б ОПИСАНИЕ ИЗОБРЕТЕНИЯ ЕТЕЛЬСТ д ВТОРСК тельскии и кон чески элект инстиинойиной электор".Особ тель. ство ССС Р 11/22, 198 льство СССР Р 11/1 б, 198 ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ(57) Изобретение относится к вычислительной технике и может быть использовано для контроля дискретных сигналов. Целью изобретения являетсярасширение функциональных возможностей за счет фиксации приема контролируемых последовательностей длиной менее н разрядов, Поставленнаяцель достигается введением коммутатора 7, блока 8 начальной установки,элемента ИЛИ 9, счетчика 1 О и элемента И 11, 2 ил.1418718 ЗО 40 Изобретение относится к вычислительной технике и может быть использовано для контроля дискретных сигналов.5Целью изобретения является расширение области применения за счет Фиксации приема контролируемых последовательностей длиной менее в разрядов, ОНа Фиг,1 приведена схема предлагаемого устройства; на Фиг,2 - схема блока начальной установки.Устройство содержит и регистров 1 сдвига, триггер 2, элемент И 3, ге нератор 4 одиночного импульса, блок 5 индикации, первый коммутатор 6, второй коммутатор 7, блок 8 начальной установки, элемент ИЛИ 9, счетчик 10, элемент И 11, группу 12 ин формационных входов устройства, вход 13 запуска генератора одиночного импульса, вход 14 переключения режимов . работы, тактовый вход 15, вход 16 начальной установки, переключатели 2517- 17 ке. Устройство работает следующим образом.На входе 14 переключения режимов устройства устанавливается сигнал задания режима записи информации и, таким образом, разрешается прохожде-Эние,через первый коммутатор 6 тактовых импульсов с выхода элемента И 3 на синхровходы регистров 1 сдвига и вход элемента И 11. Перед началом работы в блоке 8 начальной установки набирается информация, которая заносится в и-й регистр 1 сдвига и код числа циклов. По сигналу начальной установки (короткому импульсу), подаваемому на вход 16 устройства, набранная информация заносится на и-й регистр 1 сдвига и в счетчик 10, пред-. ставляющий собой вычитающий счетчик. 45 По этому же сигналу устанавливается в единичное состояние триггер 2 и разрешает прохождение тактовых импульсов по тактовому входу 15 через элемент И 3. При контроле начальных разрядов длинных последовательностей сигналов в первый разряд п-го регистра 1 сдвига записывается ноль (а в остальные - единицы), в счет"чик 10 также записываются. нули. В этом случае, единица на инверсном выходе элемента ИЛИ 9 разрешает прохождение синхроимпульсов через элемент И 11 на синхровход триггера 2,а и-й контролируемой цифровой по,следовательности через коммутатор 7 на информационный вход (вход первого разряда) и-го регистра 1 сдвига.Синхроимпульсы поступают на синхровходы регистров 1 сдвига и по каждому синхроимпульсу на них записываются логические значения сигналов, поступающих с группы 12 входов устройства. Первый элемент И 3 пропускает синхроимпульсы до тех пор, пока регистры 1 сдвига полностью не заполняются контролируемыми последовательностями, т.е. до тех пор, пока ноль, записанный в первый разряд и-го регистра сдвига, не сбросит триггер 2, который нулевым потенциалом на выходе запрещает прохождение синхроимпульсов через элемент И 3. Запись информации в регистры 1 сдвига прекращается и в них хранятся контролируемыме последовательности,При необходимости контроля корот" ких последовательностей длитель"ностью К тактов, при 1 в, где в - длина регистров 1 сдвига устройства, а К - длина контролируемых последовательностей, по сигналу начальной установки ноль заносится не в первый разряд и-го регистра сдвига 1, а в К-й от конца регистра сдвига разряд. В счетчик 10 записываются нули.Запись информации происходит аналогично вышеописанному и по окончании поступления короткой последовательности на регистры 1 сдвига, триг-, гер 2 сбрасывается нулем, записанным в 1-й от конца и-го регистра сдвига разряд, и Фиксирует окончание прне." ма информации.При контроле в длинных последовательностях не первых в разрядов, а последующих в разрядов, по сигналу начальной установки 16 с блока 8 ноль заносится в первый ряэряд Р-го регистра 1 сдвига, триггер 2 устанавливается в единицу, а в счетчик 10 записывается код числа циклов, равно" го единице, В этом числе единичный потенциал на прямом вЫходе элемента ИЛИ 9 поступает на второй управляющий вход коммутатора 7 и разрешает подключение выхода последнего разря", да и-го регистра 1 сдвига к входу его первого разряда (обеспечивается зацикливание регистра), Нулевой потенциал на инверсном выходе элемента ИЛИ 9 запрещает прохождение син 141871845 50 55 хроимпульсов через. элемент И 11 ии-ой контролируемой последовательности через коммутатор 7,При поступлении синхроимпульсовна тактовый вход 15 устройства ноль,записанный в первом разряде и-горегистра 1 сдвига, продвигается позакольцованному регистру, на входыпервого разряда которого при этомпоступают единицы. По (щ)-му син- хроимпульсу ноль оказывается в последнем разряде и-го регистра 1 сдвига. По щ-му синхроимпульсу этот нольпереписывается в первый рязряд и-горегистра 1 сдвига и положительнымперепадом на выходе последнего (щ-го)разряда этого регистра из содеркимого счетчика 1 О вычитается единица.Счетчик обнуляется, на прямом выходе элемента ИЛИ 9 устанавливается нулевой потенциал, а на инверсномединичный,Таким образом, разрешается прохождение синхроимпульсов через элемент И 11 на синхровход триггера 2 ипоступление и-ой контролируемой последовательности через коммутатор 7на вход первого разряда и-го регистра 1 сдвига, цепь зацикливания которого разрывается. Начиная с (щ+1)-госинхроимпульса, регистры 1 сдвига заполняются информацией, необходимойоператору, при этом ноль продвигается по и-му регистру 1 сдвига в на-правлении от первого разряда к последнему. По синхроимпульсу 2 щ триггер2 сбрасывается и прохождение синхроимпульсов через элемент И 3 запрещается.На регистрах 1 сдвига зафиксированы контролируемые последовательности(разряды с (щ+1) по 2 щ). Для контроля следующих щ разрядов последовательностей на счетчик 1 О по сигналуначальной установки записывают кодчисла циклов, равный двум и т.д.Изменение места записи нуля в и-йрегистр 1 сдвига позволяет записывать на регистры 1 сдвига любые щразрядов контролируемой последовательности.Предположим, что на устройствес регистром сдвига длиной 64 .разря да необходимо проконтролировать цифровую, последовательность 90 разрядов(т.е, превышающую длину регистрасдвига на 26 разрядов), В начале для,этого, чтобы проконтролировать пер 5 1 О 15 20 25 ЭО 35 вые 64 разряда последовательности,ноль заносится в первый разряд и-го регистра сдвига и в счетчик циклов,Затем, для,того, чтобы проконтролировать конец последовательности,ноль заносится в 26-й от конца регистра разряд , т.е. в 39-й разряди;го регистра сдвига и единица вмладший разряд счетчика. При появлении последовательности на входахустройства ее запись на регистрысдвига начнется, начиная с 27-го разряда, таким образом будут зафиксированы последние 64 разряда контролируемой последовательности,Отображение хранящейся в регистрах сдвига информации производитсяв блоке 5 индикации в пошаговом режиме, На входе 14 переключениями режимов задается режим воспроизведения,при этом от выхода первого коммутатора 6 отключается вход элемента И 3и подключается выход генератора 4одиночного импульса, При поступлениисигнала запуска (по входу 13) генератор 4 формирует одиночный импульс,который через первый коммутатор 6поступает на синхровходы регистров 1,сдвигая записанную в них информациюна один разряд, Информация из последних разрядов регистров 1 при этом поступает в блок индикации, Частотасигналов на входе 13.определяетсяоператором, таким образом в блокеиндикации последовательно просматривается вся записанная в регистры 1информация,Формула изобретенмя Устройство для контроля цифровых последовательностей, содержащее п ш-разрядных регистров сдвига (где йчисло контролируемых последователь" ностей), триггер, элемент И, генератор одиночного импульса, блок индикации и первый коммутатор, причем информационные входы регистров сдвига с. первого по (и)-й являются информационными входами устройства соответственно с первого по (п)-й, ш-е разряды выходов регистров сдвига с первого по (и)-й соединены соответственно с входами с первого по (и)-й блоки индикации, ш-й разряд выхода и-го регистра сдвига соединен с информационным входом триггера и с п-м входом блокаиндикации, так14 Нн 5 й 8 ЮхЮI 5 лОН 05 7, Ю Уаг,оставитель Н.Торопехред И.Верес Редактор орректор М.Демчи олков Заказ 4154/46 04 Питета СССРкрытыйнаб., д, 4/5 Тираж ВНИИПИ Государственного ко по делам изобретений и о 3035, Москва, Ж, Раушскаодписно роизводственно-полиграфическое предприятие, г, Ужго Проектная,товый вход устройства соединен с первым входом первого элемента И, второй вход которого соединен с выходомтриггера, выход первого элемента Исоединен с первым информационнымвходом первого коммутатора, второйинформационный вход которого соединен с выходом генератора одиночногоИмпульса, вход запуска которого является входом запуска устройства,управляющий вход первого коммутатора является входом переключения режимов работы устройства, выход первого коммутатора соединен с синхровходами регистров сдвига с первогопо п-й, вход установки в "1" триггера является входом начальной установки устройства, о т л и ч а ю -щ е е с я тем, что, с целью расширения области применения за счет Фиксации приема контролируемых последовательностей длиной менее а разрядов,в устройство введены блок начальнойстановки, счетчик, элемент ИЛИ, второй элемент И и второй коммутатор,причем первый информационный входвторого коммутатора является и-мИнформационным входом устройства,6Ъвход разрешения блока начальной установки соединен с входом начальнойустановки устройства, первая группавыходов блока начальной установкисоединена с группой входов установки в начальное состояние п-го регист.ра сдвига, вторая группа выходовблока начальной установки соединена 10 с группой входов установки в начальное состояние счетчика, й-й разрядвыхода и-го регистра сдвига соединен с вторым информационным входомвторого коммутатора и со счетнымвходом счетчика, информационные выходы которого соединены с входамиэлемента ИЛИ, инверсный выход которого соединен с первым входом второго элемента И и с первым управляющим входом второго коммутатора, второй управляющий вход которого соединен с прямым выходом элемента ИЛИ,выход первого коммутатора соединен свторым входом второго элемента И,выход которого соединен с син"хровходом триггера, выход второго коммутатора соединен с информационным входом И -го регистра сдвига.