Патенты с меткой «цифровых»

Номер патента: 1815651

Опубликовано: 15.05.1993

Авторы: Байда, Воробьев, Нестеренко, Тимонькин, Ткаченко, Харченко

МПК: G06F 15/332

Метки: ортогонального, преобразования, сигналов, уолшу-адамару, цифровых

...записанными по новым адресам, при этом на первом и втором, выходах блока будут5 10 15 20 25 30 40 45 50 55 присутствоватьг и Вг соответственно.Во втором такте на выходы сумматора 5 и вычитателя 6 в соответствии с управляющими сигналами (см, фиг.2) поступят отсчеты Аг и Вг соответственно. Результаты1 1базовой операции занесутся по соответствующему тактовому импульсу; Сг по второ 1му, Ог - по четвертому входам во второй 41блок сдвиговых регистров. Третья и четвертая базовые операции первой итерации реализуются аналогично, Отличие состоит лишь в том, что входные отсчеты поступают на входы сумматора 5 и вычитателя 6 с третьего и четвертого выходов первого 3 блока сдвиговых регистров, К концу первой итерации во втором 4 блоке сдвиговых...

Номер патента: 1827652

Опубликовано: 15.07.1993

Авторы: Козлов, Кураченко, Наумов, Прохоренко, Чуварыгин

МПК: G01R 31/28

Метки: бесконтактного, диагностирования, интегральных, логических, состояний, схем, цифровых

...проводились с использованием осциллографа С 1-99 с коаксильным кабелем РКи выходным сопротивлением 1 мОм. Эпюры напряжений, снятых с осциллографа приведены на фотографии (фиг. 8), где развертка А - соответствует импульсу на выводе элемента 2 ИНЕ, развертка Б - сигнал, снимаемый с датчика,Выбор датчика, состоящего из 3-х витков объясняется компромиссом между сложностью конструкции датчика и собственной резонансной частотой контура, т.к. увеличение числа витков приводит к увеличению Ь, росту Ск и, следовательно, к уменьшению резонансной частоты 1 рез и снижению требований к широкополосности и быстродействию последующих устройств. Переколебательный процесс контура ударного возбуждения при необходимости можно демпфировать, введением...

Номер патента: 1827721

Опубликовано: 15.07.1993

Авторы: Банк, Самсонов

МПК: H04J 1/00

Метки: передачи, приема, сигналов, цифровых

...фазы составляющих которого отличаются от сигнала на выходе блока 1 и соответствуют д /2 - р , Оба полученных сигнала вместе с несущей с нулевой фазой, полученной в блоке З,складываются в блоке 4.Второй квази ЧМ сигнал формируется таким же образом, за исключением фазового угла несущей, который равен 180.В процессоре Фурье сигналы преобразуют из спектральной во временную форму, а затем и в аналоговый вид с помощью АЦП 6. Сигналы усиливают и ограничивают в блоке 7.Оба квази ЧМ сигнала образуют в сумматоре 8 зеркальный двойной сигнал - МТ СОРДМ.В приемной части МТ СОГДМ сигнал ограничивают в блоке 10, затем преобразуют в цифровую форму в ЦАП 11 и в спектральную форму в блоке 12.В блоке 13 происходит детектирование одной из двух полос,...

Номер патента: 1829037

Опубликовано: 23.07.1993

Автор: Макаров

МПК: G06F 11/26

Метки: блоков, цифровых

...поступит на второй вход элемента 10 ИЛИ-НЕ,Устройство перейдет в режим инжектирования "лог. 0" в контролируемую цепь, в которой присутствует "лог. 1",На прямом выходе О-триггера 3 появится "лог, 0", который запретит прохождение последующих импульсов тактирования подачи входных воздействий на информационный вход счетчика 21 импульсов через элемент 20 И,Затем в зависимости от состояния, в котором находится контролируемая цепь, возможны три ситуации;3,1) Контролируемая сигнальная цепь задействована в коротком замыкании с шиной питания,Несмотря на то, что через резистор 8 течет ток, равный максимальному току, протекающему через открытый нижний интегральный транзистор выходного каскада элемента 7 коммутации, в контролируемой цепи и на первом...

Номер патента: 1833878

Опубликовано: 15.08.1993

Автор: Стукач

МПК: G06F 11/26

Метки: схем, цифровых

...19 дискриминатора 6, вызывая переключение дискриминатора 6 в противоположноесостояние. Это вызывает переключение в противоположное состояние сумматора 8.Кроме того, импульс И 1 проходит через линию 2 в виде импульса ИЗ, который поступает на вход 18 дискриминатора 7 и, пройдя по пути "15-17", поступает на вход формирователя 4 воздействует на вход 19 дискриминатора 7, вызывая переключение дискриминатора 7 в противоположное состояние. Это вызывает переключение в противоположное состояние сумматора 8.В результате сумматор 8 формирует импульс длительностью Т, который проходит через формирователь 5 на выход 13,При этом каждый из дискриминаторов 6 и 7 работает в соответствии с фиг,5, где с,27 и 128 - задержки срабатывания триггеров 27 и 28...

Номер патента: 1836685

Опубликовано: 23.08.1993

Авторы: Дубров, Саблина

МПК: G06F 11/26

Метки: встроенного, схем, цифровых

...воздействия в виде двоичных наборов. При этом устройство для контроля цифровых схем использует часть рабочих воздействий для тестирования обьекта при его функционировании без дополнительных временных затрат на тестирование, Блок 2 сравнения сопоставляет двоичные наборы на входе 12 с первым значением КТП на выходе генератора 3, Как только на вход контролируемого обьекта 1 поступает набор, совпадающий с первым значением КТП, на выходе блока 2 сравнения; оявляется единичный потенциал (фиг,б), который разрешает прохождение следующего синх 18366855 10 15 20 25 30 35 40 45 50 55 раимпульса, являющегося инициатором смены входного набора на входе 12, через элемент 6 на тактовые входы блоков 3 и 4, Затем по заднему фронту этого...

Номер патента: 2000673

Опубликовано: 07.09.1993

Авторы: Афонов, Гельфанд, Гребельский, Дорофеев, Цирлин

МПК: H04N 5/66, H04N 7/08

Метки: дополнительной, информации, приема, сигналов, цифровых

...Кроме гого, в блоке 4,1 осуществляется выделение, по байтам служебной информации и собственной информации данных, В байтах служебной информации селектируется код битовой синхронизации, номер передаваемого журнала и другие атрибуты, связанные с форматом и отображением страниц буквенно-цифровой информации (на экране дисплея, принтере и т.д.)Селектируемые байты поступают в блок 5, Одновременно при появлении на выходах видеопроцессора 3 дополнительной инфор. мации через блок 4.1 передается соответствующая информация на блок 5, который выдает сигнал команды нд подключение системы АГ 1 Ч, расположенной в селекторе 2. Этот ГрсцРсс Осуществлчется следующим образог Ги нлл АГ 1 Ч г тщеты.го выхода селектора 2 п. от угнавт на л...

Номер патента: 1354989

Опубликовано: 15.08.1994

Авторы: Кульков, Немыкин, Терещенко, Хорошев

МПК: G06F 11/16

Метки: узлов, цифровых

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ, содержащее генератор тактовых импульсов, первый коммутатор, два блока пороговых элементов, два триггера и блок индикации, причем выход генератора тактовых импульсов соединен с информационным входом первого коммутатора, входы установки в "0" первого и второго триггеров объединены и подключены к входу начальной установки устройства, прямые выходы триггеров соединены с входами блока индикации, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет выявления сбоев по длительности переднего и заднего фронтов входного сигнала, в него введены два элемента НЕ, второй коммутатор, два формирователя импульсов, два блока ключевых элементов, два блока элементов задержки и элемент...

Номер патента: 1385806

Опубликовано: 15.12.1994

Авторы: Хмарцев, Юсупов

МПК: G01R 31/28

Метки: интегральных, испытаний, микросхем, цифровых

СПОСОБ ИСПЫТАНИЙ ЦИФРОВЫХ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ, предусматривающий создание форсированной нагрузки испытуемой интегральной микросхемы, путем подачи на ее выводы переменного электрического напряжения и контроля правильности ее функционирования, отличающийся тем, что, с целью повышения эффективности испытаний, на входы испытуемой интегральной микросхемы подают постоянное электрическое смещение и устанавливают амплитуду переменного электрического напряжения в пределах переходного участка входной переключательной характеристики интегральной микросхемы, контролируют амплитуду выходного сигнала микросхемы, увеличивают частоту до значения, при котором амплитуда выходных сигналов микросхемы находилась в пределах переходного участка выходной...

Номер патента: 1417613

Опубликовано: 15.12.1994

Авторы: Хмарцев, Юсупов

МПК: G01R 31/28

Метки: интегральных, микросхем, цифровых

СПОСОБ КОНТРОЛЯ ЦИФРОВЫХ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ, заключающийся в том, что на контролируемую интегральную микросхему подают напряжение питания, формируют тестовое воздействие на логические входы интегральной микросхемы, регистрируют возникающие при этом выходные сигналы, сравнивают их с эталонными сигналами и по результату сравнения судят об исправности интегральной микросхемы, отличающийся тем, что, с целью повышения достоверности и сокращения длительности контроля, на все электрически связанные между собой входы интегральной микросхемы подают постоянное электрическое смещение и сигналы переменного напряжения при различном сочетании фазовых и амплитудных соотношений на различных входах, выбирают амплитуду сигналов переменного напряжения...

Номер патента: 1807774

Опубликовано: 10.03.1996

Авторы: Борисихин, Сидоров, Шехурдин

МПК: G01R 31/28, G01R 31/3177

Метки: блоков, цифровых

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ БЛОКОВ, содержащее генератор тестовых последовательностей, блок анализа, блок индикации, источник питания, преобразователь, блок подключения объекта контроля, выходы которого соединены с имитатором нагрузки, а первые входы с первыми выходами генератора тестовых последовательностей, второй вход блока подключения объекта контроля соединен с первым входом блока анализа и через преобразователь с выходом источника питания, первые выходы блока анализа соединены с первыми входами блока индикации, вторые входы которого соединены с вторыми входами блока анализа и вторыми выходами генератора тестовых последовательностей, третьи выходы которого соединены с третьими входами блока анализа, отличающееся тем, что, с...

Номер патента: 1429904

Опубликовано: 20.07.1996

Авторы: Манукян, Маркарян, Никогосян

МПК: H04J 1/16

Метки: отношения, передачи, сигналпомеха, системах, цифровых

Устройство для контроля и измерения отношения сигнал/помеха в цифровых системах передачи, содержащее нелинейный преобразователь, выпрямитель, последовательно соединенные блок вычитания и делитель, последовательно соединенные пороговый блок и исполнительный блок, выход которого является первым выходом устройства, первым входом каткого является. первый вход нелинейного преобразователя, отличающееся тем, что, с целью повышения точности, введены счетчик и последовательно соединенные декодер и блок памяти, последовательно соединенные умножитель, цифроаналоговый преобразователь, накопитель и блок логарифмирования, выход которого является вторым выходом устройства, вторым входом которого является второй вход нелинейного преобразователя, который...

Номер патента: 772409

Опубликовано: 10.05.2005

Авторы: Жолобов, Кульков

МПК: G06F 13/00

Метки: вычислительных, машин, сопряжения, цифровых

Устройство для сопряжения цифровых в вычислительных машин, содержащее первый регистр сдвига, информационный вход которого соединен с первым входом первого элемента И и подключен к выходу первого согласующего элемента, вход которого является первым информационным входом устройства, установочные входы первого регистра сдвига соединены с выходом второго элемента И, а выходы - подключены к информационным входам буферного регистра, выходы которого соединены с первыми входами элементов И первой группы, вторые входы которых являются первым управляющим входом устройства, а выходы - группой информационных выходов устройства, формирователь одиночных импульсов, вход которого является входом...

Номер патента: 1080711

Опубликовано: 27.07.2005

Авторы: Дягилев, Разуваев, Целищев

МПК: H03M 13/00

Метки: данных, декодирования, кодирования, обнаружения, ошибок, цифровых

Устройство кодирования и декодирования для обнаружения ошибок в цифровых данных, содержащее сдвиговый регистр, состоящий из шестнадцати триггеров, генератор сигналов четности, входной порт данных, имеющий четыре информационных выхода и один контрольный выход, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены одиннадцать двухвходовых логических элементов Исключающее ИЛИ, выходы которых соответственно соединены с информационными входами первого, третьего и четвертого, пятого, седьмого и с одиннадцатого по шестнадцатый разрядов сдвигового регистра, вторые входы первых десяти элементов Исключающее ИЛИ соответственно соединены с контрольным, третьим, вторым,...