Программируемое устройство для контроля цифровых систем

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 6 Г 11 00 ПИСАНИЕ ИЗОБРЕТЕНИЯ етельство СССРГ 11/00, 1984,Программируемыйлогических состо ционного обслужием, - Управляющие 982, Ф 3 (59),СУДАРСТВЕННЫЙ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(56) Авторское свидУ 1096 б 48, кл. С 06Бабкин П,А, и драктивный анализаторяний для вксплуатавания цифровых систсистемы и машины, 1с. 15-19. ЯО 1439588(54) ПРОГРАЫ 1 ИРУЕМОЕ УСТРОЙСТВО ДЛЯКОНТРОЛЯ ЦИФРОВЫХ СИСТЕМ(57) Изобретение относится к контролю и диагностике цифровых систем иможет быть использовано в качествепрограммного анализатора логическихсостояний при разработке, наладке,контроле работоспособности и техническом обслуживании сложных цифровыхустройств и систем, в том числе систем, построенных на базе микроЭВМ.Цель изобретения - повышение быстродействия устройства. Программируемое25 Ф О р м у л Я и э с б р е т е н и я1., 11 рогрям.ируемое устройство для Контроля цифровых систем содержящее4 блок формирования адресов, блок памяти микрокомяцд., блок логической обработки, блок служебных регистров, блок кодированияблок оперативной памяти и блок управления и обработки причем гоР вход чтения блока оперативной памяти поцключен к выходной шине записи-чтения блока управления и обработки, первый вход адреса блока оперативной памяти соединен с выходом кода адреса55 блока кодирования, информацконнь 5 й вход блока оперативной памяти подключен к информационному входу устройства для подключения к выходу данных прерывание микропроцессора 60;последовательного адаптера 62,осуществляющего прием инФормации отклапият-тры 10 и передающего информа."цию на блок 9,узла 63 оперативной памяти, служащего для временного хранения переменной информации во время отработкиалгоритма микропроцессора 60элемен.5 Я Ил 1 64, объединяющего алпарятный сброс с выхода узла 59 впрограммный сброс (установку) с выходя микропроцессора.Зо время работы контроллера 7.1,м 5 псропцоцессор 60 считывает командыкз блока 8 с помощью магистрапсй 1 1.1,.5 адреса: дянцых и управления. Бы-полп 5551 команць, осуществэгяет а 5 ггорктмдка 55 огя с Оператором прогряммировянкя., чтения блока 6., коцтрол 55, Промеж;5 точные 7;Япные во времья работь 1 ыхк-,ропоопессОГя 60 заносятся и считывя -ются с помощью магистралей 11- 13 ад;реса., данных к управления в ОЗУ 6.информация, предназпаченная пользователю передается в адаптер 62 а по 1 ступаюша 55 с клавиЯ гъоы0 через Яда 55- р 62 - ;. микропроцессор 60.ьлзт.; 8 ЛЯмяти команв (фиг 12)сос 1 окт пэ дешнйоатооа Ь 5., пакопите -ля 66 и группы элементов Б 67.Ьдрес чтения команды, формируемыймикропроцессором 60., поступает по магистрали 11 адреса.на вход дешкфразьтООЯ 65 дешифпуется и под сигнЯлчтения в мягкстряпк 13 управления внакопителе 66 считывается, а черезрэлемент И 67 на магистраль 12 даныпоступяеу код Очередной ксмапды для, 40пьлолненкя микропроцесеорсм 60.,контролируемой цифровой системы, вход синхронизации блока логической обработки подключен к синхровходу устройства для подключения к выходной шине управления контролируемой цифровой системы, первый выход разрешения блока логической обработки соединен с входом синхронизации блока формирования адресов, выход которого соединен с первым входом адреса блока памяти микрокоманд, выход которого соединен с входом кода команды блока логической обработки, о т л и ч а ю щ е е с я тем, что, с целью повьш 5 ения быстродействия устройства, в нем информационный вход устройства для подключения к выходу данных контролируемой цифровой системы подключен к информацвонному входу блока логической обработки, второй вход адреса, информационный вход и входы записи-чтения блока памяти микрокоманд подключены соответственно к выходу адреса, входу-выходу данных и к выходной шине записи-чтения блока управления и обработки, выход блока памяти микрокоманд соединен с информационным входом блока формирования адресов, входы сброса блока формирования адресов, блока служебных регистров, блока логической обработки и блока кодирования соединены с выходом начальной установки блока управления и обработки, выход признака конца контроля блока логической обработки, выход признака конца чтения зоны блока оперативной памяти и выход признака конца записи в блок оперативной памятк блока кодирования соединены соответствечно с первым, вторым и третьим входами условий прерывания блока управления и обработки, выход синхронизации блока логической обработки соединен с входами синхронизации блока служебных регистров блока кодированияи с входом записи блока оперативнойпамяти, второй выход разрешения блокалогической обработки соединен. с входом разрешения синхронизации блокаслужебных регистров, входы записи,кода разрешения и информационный входкоторого подключены соответственнок выходной шине записи-чтения, к выходу адреса и к входу-выходу данныхблока управления и обработки, информационный выход блока служебных регистров соединен с информационным входом блока кодирования, выход призна 2019143958810 15 20 40 4550 ка конца записи блока служебных регистров соединен с разрешающими входами блока кодирования и блока логической обработки и с входом признакаконца записи текущей зоны блока оперативной памяти, второй вход адресаи инФормационный выход которого подключены соответственно к выходу адреса и к входу-выходу данных блока уп -равления и обработки, входы признаковпараллельной записи и приращения адреса блока Формирования адресов соединены соответственно с первым и вторым выходами записи блока логическойобработки, причем блок служебных регистров содержит регистр, счетчик,дешифратор и элемент И, первый и второй входы которого являются соответственно входом синхронизации и входомразрешения синхронизации блока служебных регистров, выход элемента Исоединен со счетным входом счетчика,выход переполнения которого являетсявыходом признака ионна записи блокаслужебных регистров, входы записисчетчика и регистра подключены к входу записи блока служебных регистров,информационные входы счетчика и регистра подключены к информационномувходу блока служебных регистров, входдешифратара является входом кода разрешения блока служебных регистров,первый:и второй выходы дешифраторасоединены с входами разрешения соответственна регистра и счетчика, входысброса регистра и счетчика подключенык входу сброса блока служебных регистров, выход регистра является информационным выходом блока служебных регистров, причем блок кодирования содержит два сумматора, регистр кодирования, счетчик кодирования, схемусравнения и три элемента И, вход синхронизации блока кодирования подключен к первым входам с первого по третий элементов И, информационный входблока кодирования подключен к первыминформационным входам первого сумматора и схемы сравнения, разрешающийвход блока кодирования подключен квторому входу первого элемента И, выход которого соединен с входом синхронизации регистра кодирования, инФормационный вход которого соединенс выходом первого сумматора, выходвторого элемента И соединен со счетным входом счетчика кодирования, выход которого соединен с первым информационным входом второго сумматора и с вторым информационным входом схемы сравнения, выход которой соединен с вторым входом третьего элемента И, выход которого соединен с первым входом сброса счетчика кодирования, входсброса блока кодирования подключен к входу сброса регистра кодирования и к второму входу сброса счетчика кодирования, выход регистра кодирования соединен с вторыми информационными входами первого и второго сумматоров, выход переполнения которого соединен с вторым входом второго элемента И и является выходом признака конца записи в блок оперативной памяти блока кодирования, информационный выход второго сумматора является выходам кода адреса блока кодирования.2. Устройство по и.1, а т л и ч аю щ е е с я тем, что блок логической обработки содержит узел синхронизации, дешифратор, две схемы сравнения.Формирователь импульсов, счетчик пропусков, триггер, семь элементов И, четыре элемею а ИЛИцва элеме.нта НЕ и группу элементов И, причем вход дешифратора, первый информационный гходпервой схемы сравнения, разрешающий вход узла синхронизации, первый вход первого элемента И, входы элементов И группы, первая группа разрядов первого информационного входа второйсхемы сравнения, Р-вход триггера ивход перл ага элеме нта НЕ обр аз уют вход кода команды блока логической обработки, второй информационный вход первой схемы сравнения является информационным входом блока логическойобработки, выход первой схемы сравнения соединен с первыми входами второго и третьего элементов И, первый выход дешифратора является выходом признака конца контроля блока логической обработки, информационный вход узла синхронизации является входом синхронизации блока логической обработки, первый выход узла синхронизации является выходом синхронизации блока логической обработки, второй выход узла синхронизации соединен с вторыми входами первого и второго элементов И, выходы которых соединенысоответственно с первым и вторым входами первого элемента ИЛИ, выход которого соединен со счетчиком входом счетчика пропусков и с первым входом четвертого элемента И, выходы элемен 21143958822тов И группы соединены с второйгруппой разрядов первого информационного входа второй схемы сравнения, вьгход которой соединен с вторыми вхо 5 дами третьего и четвертого элементов И, выход счетчика пропусков соединен с вторым информационным входом второй схемы сравнения, второй выход дешифратора соединен с первыми входами 10 второго и третьего элементов ИЛИ, выход третьего элемента И соединен с вторым входом второго элемента ИЛИ, выход которого соединен с первым входом пятого элемента И и через второй 15 элемент НК - с первым входом шестого элемента И, выход которого является вторым выходом записи блока логической обработки, выход пятого элемента И является первым выходом записи блока логической обработки, выход формирователя импульсов соединен с вторыми входами пятого и шестого элементов И, с первым входом четвертого элемента ИЛИ и является первым вьглодом разрешения блока логической обработки, вход сброса блока логическойобработки, вход сброса блока логической обработки подключен к второмувходу четвертого элемента ИЛИ, выходкоторого соединен с входом сбросасчетчика пропусков и с К-входомтриггера, С-вход триггера и первыйвход седьмого элемента И соединены свыходом четвертого элемента И, выходпервого элемента НЕ соединен с вторымвходом седьмого элемента И, выходкоторого соединен с вторым входомтретьего элемента ИЛИ, третий входкоторого является разрешающим входомблока логической обработки, выходтретьегоэлемента ИЛИ соединен с входом запуска формирователя импульсов,выход триггера является вторым выходом разрешения блока логической обработки.1439588 Составитель Д е ВанюхинРедактор Л.Ворович Техред И.Ходанич Коррек сильев Заказ 6078/48ВПИИП Тираж 704Государственноделам изобретеносква, Ж, Ра Подписноетета СССР о к й,и ткрытии наб., д п13035,1439588 устройство для контроля цифровых систем содержит блок 1 формирования ядресов, блок 2 памяти микрокоманд,блок 3 логической обработки, блок 4служебных регистров, блок 5 кодироваИзобрстеие относитст к областикотроп 1 и дагностгси сит,ровых сис-.т ЕМт МОВЕ т О Ь Т Ь И С. П ОЛ Ь З О В Ьт.т.О В К ЯЧ ЕС" ППОГРЯММИРт/ЕМОГО Я 1 ЯЛИЗЯТОда ЛОЛ.ЕСКИХ СОСТОЯИЙ Г 1 РИ Рата.с 001 КЕ т няпацкеконтроле работоспос обностт И тЕХНИЧЕСКОМ ОбСтужттнании С.ЛОжтЬГХ цифропыс устройств и систем в то,1 числе систем построенных на базе1 ООЗВ" 1. 10Целью изобретения является повышение. быстродействия1 я фтг 1 ппс-.дстявлен стру 1 стурня 51 тсСЕЯ ПРОГРаММИРУЕМОГО УСТРОйСТВа ,тТ т; - ; С;Нт РОВ с тГДР СВтХ СтС/1 тэ;,ца фп.,2 - структура яькросоанд,. реяли"- зусзмстт блоко/1 логической обработки;, на фглг 3 - расположение копии в блоке ОПЕР а ГтВ НО П ЯМ 5 ттти Я СГ ., тт " С ТР тк турнал схема блока тЬормроваля Ядре .ОВ на фиг 5 стр/к урняя с емя бло к 1 гямяти митср Осомянд, та фиг 6 струтстурная схема блока логической обработки" ня фиг,7 - диаграмма работы блока логтческой обработки, на1флг,8-1 с, - с.-.пуктурные схемы с.оответственно блока слу-,себньх регистров, блока кодировантя, блока оперативной памяти., сонтгтоллера памяти, блока тамяти комаццузла синхронизации и 30 схемы сравнения, входящих в состав блока логической обработтси.; на фиг.15- блок-схема аггоритма работы блока логической обработки.Программируемое устройство для контроля цифровых систем (фиг,1) содержит блок 1 формированя адресов, блок 2 памяти микрокоманд, блок 3 логической обработки, блок 4 служебных регистров, блок 5 кодирования, блок 6 оперативной памяти, блок 7 управления и обработки, содержащий сонтролллер 7.1 памят блок 8 памяти команд, блок 9 индикации и клавиатуру 10, мяния, блок 6 Оперативной памяти, блок 7 управления и обработки включающий контроллер 7,1 памяти,. блок 9 индикации, клавиатуру 10, блок 8 памяти команд, 1 з,п, ф-лы, 15 ил. гистраль 1 адреса, магистраль 12 д аьных и магистр аль 13 управле ия. Структура м 1 сросомац (фиг 2) представпяет Собой с.ледующее, Весь формат .тКРОСОМЯПД 1 / От 11/СЯ НЯ тЕТЫРЕ ПОЛЯ: по:те кода микрокомандт. РКО/ , гтоле числа гтропус.ков РК Г,. т ",тт. ле 2 данных РК 1 щ ,1 . .113,. Голе кода микр Окомадь 1 Р КО., 7 дели. ся на поле кода опера ии РКО, .3 т; по.-те условия анализа РК 7 7 , Для микрокоманд УАО, УЦО, УА"., УДт 1 и ЛПА поле числа пропусков РК г:,.н состоит из гсля ядрсса псрехода РК111 . тт 1 л поля тлсла пропусков РК Гп ,11,1, Поле УслоВИЯ анализа РК ч, . 7состоит из седующих призна/КОВ; ЯНЯТЬЗЯто тТЕНЮ УГЯКОВКИ ВХОД- ньх данных В ОЗУ 6 1 К 6 видя Г 1 яски (единичный ипи нулевОй) РК 17. Ьсе МИКРОКОМЯНДЫ ДЕЛЯТСЯ На тЕТЫОЕ ГРУП- гты: микрокоманды поиска (ПАО,. ЩО, ПАД ПАА, 11 ДМ ПА 10 условных перехо- дОГ, (УАО, УДО, УАД, У 1 Ъ Ш 1), бЕЗ;/С- ловного перехода (ЬПА/ и окончания программы (Кон.)ГАО - поиск кодового слова в первой группе входных данных УК, равного кодовому слову, заданному полем 1 данньх, при этом анализ происходит во время наличия признаков запуска, обозначенных единицами в поле РК 147 1 (по чтению, по записи, с/Оез упаковки): Запись в блок 6 памяти входной информации первых и вторых групп входов происходит после отсчета числа совпадений кодовых слов, равного числу, указанному в поле пропусков, и не происходит вообщте, ес:ли признак с/без упаковки будет равным нулс. После выполнения микрокомандыв с-тетчик адреса микрокомапд блокадобавляется единица.51015 40 45 ПЩО - то же, что и ПАО, только поиск кодового слова происходит во второй группе входных данных, Задаваемоекодовое слово в этом случае находится в поле 2 данных ПДО,ПАД - то же, что и в ПДО, толькопоиск кодовых слов происходит в обеихгруппах входных данных одновременнопо двум кодовым словам, заданным вполях 1 и 2 данных ПАД.ПАА - поиск кодового слова в первой группе входных данных, значениекоторого попадает в промежуток, ограниченньй содержимым поля 1 данных иполя 2 данных ПАА с учетом условийзаданных РК Г 4 тпПДМ - поиск кодового слова во второй группе входных данных, у котороговсе разряды, заданные единицами поля2 данных ПДМ (в данном случае здесьзадается код маски), равны "1" или0 (в зависимости от состояния разряда вида маски) с учетом условий,заданных РК Г 4 т,ПАМ - то же, что и ПДМ, толькодополнительно накладывается условиеодновременного совпадения информациив первой группе входных данных с кодовым словом, заданным в поле 1 данных ПАИ.УАО - микрокоманда условного перехода. Если кодовое слово, указанноев поле 1 данных, равно ийформации впервой группе входных данных с учетомчисла пропусков по чтению (записи),то содержимое адреса перехода УАО заносится в блок 1, если не равно, тов блок 1 добавляется единица.УДО - то же, что УАО, только сравнивают кодовое слово, указанное в поле 2 данных УДО с информацией во второй группе входных данных УК.УАД - то же, что УАО, только сравниваются одновременно кодовые слова,указанные в поле 1 данных и поле 2данных УАД с информацией в первой ивторой группах входных данных.. УДМ " то же, что УДО, только анализируются на "1" или "0" (зависитот вида маски) разряды, заданные единицами в коде маски (в поле 2 данныхУДМ),УАМ - то же, что УДМ, но дополнительно проверяется одновременное присутствие в первой группе входных данных информации кодового слова, указанного в поле 2 данных УАМ,БГА в . безусловный переход, В данном случае содержимое адреса перехода БПА заносится в блок 1.КОН - окончание программы, передача управления второй системе для чте. ния содержимого блока 6 памяти,Как видно из описания микрокоманц момент запуска УК зависит от состояния трех групп входов УК; входов син. хронизации, первой и второй групп входных данных.Блок 1 формирования адресов (фиг.4 (Фиг,4) содержит счетчик 14 адреса и регистр 15 адреса.Блок 2 памяти микрокоманд (Фиг.5) содержит накопитель 16, депнфратор 17 адреса и коммутатор 18.Блок 3 логической обработки содержит узел 19 синхронизации, дешифратор 20, первую схему 21 сравнения, второйэлемент ИЛИ 22, второй элемент НЕ 23соответственно шестой, пятьй и третий элементы И 24-26, четвертьй элемецты ИЛИ 27, формирователь 28 импульсов, второй элемент И 29, первый элемент ИЛИ 30, счетчик 31 пропусков,четвертьй 32, первъй 33 элементы И,триггер 34, седьмой элемент И 35,третий элемент ИЛИ 36, группу элементов И 37, вторую схему 38 сравнения и первьй элемент НЕ 39.Блок 4 (фиг.8) содержит регистр 40,дешифратор 41, счетчик 42 и элемент И 43,Блок 5 кодирования (фиг.9) содержит первый сумматор 44, первьй элемент И 45, регистр 46 кодирования,второй сумматор 47, элементы И 48 и49, второй регистр 46, третий счетчик 50 кодирования и схему 51 сравнения,Блок 6 оперативной памяти (фиг.10)содержит коммутатор 52, элемент И 53,первый накопитель 54, второй накопитель 55, группу элементов И 56 и элемент И 57,Контроллер 7. 1 (Фиг, 11) содержитгенератор 58 тактовых импульсов, узел59 начальной установки, микропроцессор 60, узел 61 прерываний, последовательный адаптер 62, узел 63 оперативной памяти, элемент 64 ИЛИ,Блок 8 (фиг.12) памяти команд содержит дешифратор 65, накопитель 66,группу элементов И 67.Узел 19 синхронизации (фиг.13) содержит элемент ИЛИ 68, ключ 69, элемент ИЛИ О, элементы И 71 и 72, элемент ИЛИ 73, коммутатор 74. Первая5 14395 схема 21 сраннения (Фиг,14) содержит узлы 75-77 сравнения, узел маскирова-, ния, включающий схемы 78-79 равнозначности и коммутатор 80 элементы95 И 81-83, коммута-ор 84 и детш 1 Фратор 85.рогракьмруеыое устройство для контроля циФровых систем работает 10 следуюшим образом.Перед Вклточением уст 1 эойстна пользователю необходимо подкл 1 очкть вход синхронизации к управляющим цепям, а группы входов данныхк инФорма ЦИОННЫМ 1 тЕПЯК ИССЛЕДУЕМОГО УСтРОйства, После включения контроллер 7.1 Н СООТВЕтетвки С ПрОГраММОтс 1, Хран 11 МОЙ в блоке 8, производит контроль рабо"- тоспособности Всех бээтокон устройства и ВыВОДит сообщение О их состоянии па блок 9 для инт 1 эормирования пользоватеп 51, В случае Отсутстни 51 неиспраВности 11 опьзонатель дОпжен с помоць 10 кланиатурь 1 10 3 апрогр аттк"трон ать уст ройс.тно на конкретный Вид контроля для чего с помощью директивы сначала задает ся Величина 30 ны у пяконки копии входного процесса для записи В блок 1 Э .,: Та Р 1 ЩОрМЯЩ 1 я ПРресыятаеТС я К 01 го30 роллером 7.1,в блок 45, где хранится В течение всего цикла кснтропя. Далее опегатор, пользуясь системой микрокоманд (Ф 11 Г1,гсос Гавляег прОГрак му контроля и заносит ее с кланиату ры 10., Во время этой процедуры контроллер 7,1 Формирует коды микрокоманц в заданной пользователем последовательности и по магистрали адреса 11, данных 1 и управления 13 40 заносит их в блок 2, Параллельно контроллер 7.,1 этображает на бттоке 9 за- носимыР микрокоманДы Для инфорж 11 эо" вания пользователя о их вводе. После окончания процедуры программирования 45 пользователь с помощью директивы клавиатуры 10 переводит устройство в режим контроля входной инФормации.0 этого момента блок 3 в зависимости от состояния групп входных данных и состояния цепей входа синхронизации начинает последовательно выполнять ьикрокоманды, занесенные в блок 2, и копировать нужные участки 55 входного потока групп данных в блоке 6,Момент запуска устройства (Фиг,2) зависит от состояния трех групп его ВходОВ: Входов синхронизации и перВойи второй групп входов данных.Рассмотрим работу устройства напримере контроля некоторой микропроцессорной системы ("П-системы), 1 апример, построенной на базе микропроцессорного набора 580 серии. В данномслучае устройство целесообразно подключить к следу 1 ощим трем магистрат 1 ям(МП-системы): входь 1 синхронизациик магистрали управления, первую группу входов данных - к магистрали адреса а вторую группу ьходон данных -к магистрали данных М 1-системы, Допустим, что по 51 ьзОРатРпю пеобход 1 ьмопроанализировать выполнение программыМП-системы В реальном масштабе времени относительно двух условий: относиГот 1 ЬЬ 1 О МОЫт Нта Записн даННЫХ Ц 1 Н Память ИП-систеиы по ацресу Л 1 и относительно момента чтения неизвестныхданных из памятк Ы-скстеь 1 ы по асресу Л 2, причем необходимо знать гредысторию хода програмкь; В объеме300 циклов обращения в память и гослеистори 1 о хода программы в объеме50 циклов обращения В память относительно каждого из условий.роке ТОГО анализ петэного условиянеобходимо провести лишь тогда, когда первая ситуация появится 35-й раз,а вторая ситуация - 15-й раз, Для решения этой задачи попт,зоватепь долженс покощь 1 о клавиатуры 10 занести черезконтроллер 7,1 В блок 2 следутощутспрограмму состоящую из трРх микрококанд: ПАД (по чтению = О, по записи - 1 упакоВки - 1 т числО пропусков = 35, данные 1 = А 1, данные 2= Д 1), ПАО (по чтению = 1, по записи = О, с/без упаковки = 1, числопропусков = 15, данные 1 = А 2), КОН.Далее пользователь с помощью клавиатуры 10 должен занести через контроллер 7.1 в блок 4 величину предыстории события, равную 300, и величину послеистории события, равную 50,после чего производится пуск устройства на анализ выходов, До моментапоявления на магистралях П-системыситуации, заданной микрокомандой ПЛД,блоки устройства будут находиться вследующих состояниях:блок 1 Формирует на выходе нулевой адрес,блок 2 считывает по этому нулевомуадресу код микрокоманды ПЛД;блок 3 начинает искать Во входныхданных первой и второй групп входоводновременно ситуацию, заданную ПАД,с учетом состояния цепей синхронизации (сигналов "Чтение" и "Запись" впамять ИП-системы) фблок 4 на первых выходах будетудерживать величйну упаковки, равную350, а на втором выходе - потенциалнуля, говорящий об отсутствии в блоке 6 интересующей пользователя информации, описанной ПАД;блок 5 под сигналом синхронизациис выхода блока 3 формирует последовательность адресов записи в блок 6,начиная с нулевого и кончая адресом,равным 350. Далее Формирование адресов снова начинается с нулевого адреса и т.д,;в блок 6 записывается последовательно по адресам с выхода блока 5вся информация, появляющаяся в реальном масштабе времени в первой и второй группах входов данных устройства,причем после записи очередного словаинформации по адресу 350 следующееслово записывается по адресу О, стирая таким образом слово, записанноеранее по адресу О, и т,д т.е. вблоке 6 постоянно копируется состояние магистралей адреса и данных МПсистемы в объеме 350 слов,При появлении первый раз на маги 1стралях МП-системы ситуации, заданной ПАД, блок 3 просчитывает это событие с помощью внутреннего счетчика.Состояния других блоков не изменяются. После того, как блок 3 насчитывает число таких ситуаций, равное 35,с его выхода в блок 4 поступает сигнал, разрешающий счет величины послеистории входного процесса, Блок 4отсчитывает количество записей в блок6, равное величине послеистории события (60), и формирует сигнал, поступающий на входы блоков 5, 6 и 3 дляформирования новых адресов записи вблок 5, фиксации адреса окончания записи первого блока (в блок 6), Форми"рования сигнала "+ 1" (в блок 3).Одновременно (в течение одноготакта) блок 3 Формирует сигнал навход блока 1, по которому блок 1 добавляет единицу к счетчику адреса,после чего на его выходе устанавливается адрес, равный 1. По данномуадресу из блока 2 считывается втораямикрокоманда (ПАО), Смена микрокоманды происходит в течение одного такта, когда состояние ИП-системы еще не изменилосЬ, а следовательно, не нарушено ее реальное время, Таким образом, смена микроко-, манды произойдет после того, как ИП- система 35 раз занесет данные Д 1 по адресу А 1, причем относительно этого события в блоке 6 окажется копия реального кода программы ИП-системы (копия последовательности машинных кодов команд и соответствующих им адресов), включая предысторию события 15 в объеме 300 циклов синхронизации и послепсторию события в объеме 50 циклов синхронизации. При этом базовый адрес с выхода блока 6 скачком увеличивается на величину, равную 350 (при отработке микрокоманды ПАД он был равен О).Иикрокоманда ПАО изменяет алгоритм работы устройства следующим образом. Во-первых, анализу подвергаются лишь 20 25 входы синхронизации и первая группа входов данных устройства (магистрали управления и адреса ИП-системы). Вовторых, адрес ИП-системы анализируется на равенство А 2 в моменты чтения 30 информации из ИП-системы. В третьих,при появлении на магистрали адресауказанной ПАО ситуации (чтения по адресу А 2) блок 3 просчитывает числосовпадений таких ситуаций, равное 15 после чего в блоке 4 включается от 35 счет величины послеистории,Величины предыстории и послеистории событий остаются при обработке обеих микрокоманд одинаковыми. Различными будут лишь внутренние адреса 40 записи двух копий в блок 6, Возможноерасположение копий в блоке 6 показано на Фиг,3. Объемы упаковок копий вблоке 6 одинаковы, равны 350 слов и ложение зон упаковки послеистории ипредыстории событий внутри каждой зоны упаковки при заданной программе может меняться при повторных запусках устройства, но обязательно выполняются условия: 61 + 62 + ДЗ = 64 + А 5 - 350, А 1 + ЬЗ = Ь 5 = 50, 62 = Ь 4 = 300, адреса Ая ОЗУ = О, А, ОЗУ =350, Анг ОЗУ + 1 э А 32 ОЗУ = 350 Признаки конечных адресов записи в блок 6 очередной копии (для нашей задачи А ОЗУ для первой зоны упаковки, АОЗУ для второй э оны) з апомина 45 располагаются друг за другом со смещением в 350 адресов, Взаимное распототся в блоке б с той целью чтобы в режиме чтения вторая система имела возможность определить моменты начала упаковки послеистории знутри каждой копии и выводить эти копии на блок 9 г. удобной для пользователя Форме.После выполнения микракомаццы ЛО алак 3 гар 15 рует второй раз сигнал г+1 ., который подсчитывается счетчикам адреса в блоке 1, Блок 1 ФсркируЕт На ВЫХОДЕ аДРЕС М 5 КРОКОЛаНЦ РНВ- ный двум (для микрокоманды П 5 Д он был равен нуло, для ПАО - едини.,е), а поцему с блока 2 считывается код аче. - ГЕДНСт Ь 5 ИКРОКСМаНДЫ, В НаШЕМ СЛУЧВЕ - Г.ЗЕ. БЛах Э (тарЛ".руЕТ СГнал ПрЕПЬВПнчя втсрог истемы., наступащей в контроллер 71. По данному сигналу ко.,:Гтраллер 7,1 извещается об оконча-" нии программ 1 К 01 трсл 5 т.:" устОй твс таррщ ОгИТ В рсжИМ тТЕ 5 ИН бтска б гз тельто преобразования на 0115 ппест в НЕМ ИиаОрМацИИ И ВтВада ЕЕ В бп.;К 9 В УДОСНОП ДЛЯ ПсГЬЗОВЯТЛГ фаМЕ,Сгн бЛОК б ЗаПОЛНЕ 11 П 0511 таСТт,О ГГС ВЬтПОЛ;ГЕНИЯ ВСЕЙ 5 тРОГРаММЫ та Па ЕГа заполнении бск 5 йорм 11 тет сигнал прерыва:ня второй систе:ы говорящей С тЕРЕттСНЕНИИ ПаМЯтИ УРСйетВа т неабхсд:.масти перехода:" режкм чтеНИ 51 (СИсьсГЛ ПатулаеТ ИЗ блока . В7,1)В режиме чтения контроллер 71, используя Внутренние магистралси адреса 11, дапньх 12 и управления 13, госледавательно, начиная с нулевого аДРЕСа, СЧИтЬГВаЕт СКОПИРсваННУО Ин" формацию из слака. б. Возможно также "-ттение лобой копии пс директиве погьзователя, задаваемой с клавиатуры г О, При этом команды программы, отрабатьваемые контроллером 71 по реализации алгоритма контролячтения блока б, преобразования ИНФормации вудобную для пользователя Фару поиска начала и конца зон упаковки, вывода инФормации в блок 9, анализа ди, ректив с клавиатуры 10, находятся в бгоке 3. В режиме чтения области адресов блока 8 и блока 6 не пересекаются и оба блока памяти являются для контролллера 7.1 общим полем памяти,Пользуясь системой микракоманд(фиг.2), пользователь может програм" мировать устройство на проведение самых разХичьх Вариантов контрОля,НатРИМЕР ПРтт ИССЛЕДОВаНИ 5 Х аЛГОРИТ" мов работы, мини- и микрсЭВМ, при их 10 Г и ВВ 4 С 45 5: Бб разработке, наладке и эксплуатапии, так как позволяет в реальном времени исследовать ход программы практически относительна любой точки алгоритма, учитывая наличие ветвлений, циклов и т.,ц, В тс же время можно успешно анализировать и любой цифровой информационный поток.Рассмотрим работу отдельных составньх частей праграммируемагс уст ройства для контроля циФровьх систем. Блок 1 (фиг.Г) состоит из счетчика 14 адреса и регистра 5 ацреса. Регистр 15 Осуществляет буферизаци:о адреса микрокаманд с целтыо устранения зацикливания Перепись содержимого счетчика 15 в рг"гнср .13 происходтт тогЬКО тГта, КОГДП ОтЕРГ.ДНап МИКРСКаыаНДа ВЫПО;ИЕПа ПОЛНОСТЬГО (Д.таГРаМс Нс 1 ГГГ / )БЛОК 2 (ГтИГЭ) Саг таттт ИЗ НяКатЬ- /теля 10, деши р 5 тара 17 адреса. Хсммутатора 18 (Г:акопетепь служит для хранения микроксманц занссимых з не-. го контроллером 71) Бакапитель 16 является программно дсступнпм паг зап=си са тараны конроллера:уп:-1 ым по пению со стороны блока 3. ЛГ 5 РЕСа ЗаПИСИ И .ТЕНГЯ КОЛМУтИРУОТСЯ коммутатора 18 пр 5.-ем магистрапь 11 адреса подкл чается через кам:утатор .- Во время процесса програлирсвания устройства. а адре с выхода блока 1 - во время отработки программы контроляДе 5 гратср 17 служит Для преобразованияя дваичнага кацз с магистрали 11 адреса пад сигнгпь; записи с магистрали 13 управления в поз 5 гтгионльте сигналы записи в накотитель 16 Запись одной микракоманды может происходить В несколько этапов (пс п 05 ям)так как разрядность микракоманды больше разрядности процессоре в контроллере ,1. При этом алгоритм записи является таким же, как при передаче информации в ввсдно-Выводное устройство, Кацсй ячейке накопителя 16 по каждому полю микракоманды в сетке адресов вводно-выводных устройств контроллера 7,1 соответствуют свои адреса.Блок 3 (фиг.4) является основным блоком, обеспечивающим быстродействие и Функциональные возможности устройства. Блок 3 состоит из следующих составных частей:узла 19 синхронизации, фармируощего сигнал записи в блок б и сигнал,143 9588 12 ся анализу код операции РК 031 поля кода микрокоманды. Этот .анализ (дешифрация) осуществляется либо де 5,шифратором 20 (для команды КОН и БПА),стробирующий аначиз входной информации;дешифратора 20, дешифрирующего насвоих выходах сигналы, соответствующие микрокомандам КОН и БПА;схемы 21 сравнения, осуществляющейсравнение и маскирование входной информации при выполнении микрокомандПДМ, ПАМ, УДМ, УАМ;элементов ИЛИ 22, И 25, НЕ 23, И 24и 26, осуществляющих коммутацию одиночного импульса с выхода формирователя 28 в цепь параллельной записиадреса перехода в блок 1 (элементИ 24), либо в цепь добавления единицыв блок 1 (элемент И 25) для Формирования адреса следующей микрокоманцы,элементов 1 29, ИЛИ 30, И 33, пропускающих синхроспгналы с выхода узла 19 либо сразу (для комацц УАО,УАД, УДМ, УАМ, БПА, КОН), либо послепоступления сигнала сравнения с выхода схемы 21 (цля остальных микрокоманд);счетчика 31 пропусков элемента И37, схемы 38 сравнения, элемента И32, осуществляющих счет числа совпадений входных данных с кодовым словомв микрокоманде, когда счетчик 31 насчитывает число совпадений, равноезаданному РК шш(РК т;+,ш ), Фиксируется окончание записи вблок 6 предыстории события,триггера 34, осуществляющего фиксацию момента окончания пропусков иначала отсчета послеистории. события,если РК Я указывает необходимостьупаковки копии в блок 6;элемента И 32, если признак РК Гб 1говорит об отсутствии необходимостизаписи копии в блок 6,формирователя 28, элементов ИЛИ 2и Зб, Формирующих импульс окончаниявыполнения очередной микрокоманды,Этот импульс используется больше дляизменения адреса в блоке 1 (черезэлементы И 24 и 25) и установки схемблока 3 в исходное состояние для выполнения следующей микрокоманды (через элемент И 1 И 27).Элемент ИЛИ 27 объединяет такжевнешний сигнал начальной установки.Блок 3 начинает свою работу припоступлении с выхода блока 2 микрокоманды (разрядов РК 10 ш) и показанную на фиг.15 блок-схему алгоритма работы блока 3. Дпя любой микрокоманды в первую очередь подвергает 10 15 20 25 ЗО 35 40 45 50 55 либо схемой 21, В случае микрокомандыКОН сигнал с первого выхода дешифратора 20 поступает в контроллер 7,1для переключения устройства в режимчтения блока 6. В случае микрокоманды БПА сигнал с второго выхода дешифратора 20 через элементы ИЛИ 22 иНЕ 23 разрешает прохождение одиночного импульса с выхода формирователя28 через элемент И 24. Формирователь28 запускается через элемент ИЛИ 36тем же сигналом со второго выхода дешифратора 20.Дешифрация других микрокомандпроисходит в схеме 21,Для микрокоманд ПАО, ПДО, ПАА,ПДМ и ПАМ схема 21 производит сравнение информации первой и второй группвыходов данных с данными в соответствующих полях иикрокоманды, сформированной на выходе сигнала сравнения.В случае равенства строб с выходаэлемента И 29 поступает на вход счетчика 31. Если необходимо осуществитьпропуск (если значение РК ш,шп 4Ф 0); счетчик 31 просчитывает числостробов, равное РК и,ш, послечего на выход элемента И 32 пропускается очередной строб. Далее происходит анализ необходимости упаковки ин"Формации в блок 6 РК 6. Если РК61 = 1 (упаковка необходима), включается триггер 34, формируется сигнал разрешения счета величины послеистории события. Когда произойдет запись в блок 6 послеистории события,на вход элемента ИЛИ 36 поступит свыхода блока 4 сигнал, из которого спомощью формирователя 28 формируетсяна выходе элемента И 25 сигнал увеличения на "+1" предыдущего значенияблока 1. Если в упаковке нет необходимости РК 161 = О, то триггер 34 невключается, а строб сразу проходитчерез схемы 35, 36, 28 и 25 на формирование "+1" в блокДля микрокоманд УАО, УДО, УАД,УДМ, УАМ строб с узла 19 через элемент ИЗЗ проходит на вход счетчика31, не дожидаясь сигнала равенства свыхода схемы 21. Схема 38 производитсравнение содержимого счетчика 31 созначением РК и;+, ш и формируетразрешающий потенциал на входах эле1439588 ментов И 26 и 32. Если в этот момент време 11 и на втором входе элемента И 26 присутствует сигналРавно", то через элементы ИЛИ 22 и НЕ 23 на первом входе элемента И 24 будет присутствовать разрешающий потенциал, пропускающий строб через схемы 32, 35, 36 и 28, второй вход элемента И 24 на формирование сигнала параллельной записи в блок 1. Если же в момент раьенства содержимого счетчика 3 1 и схемы 38 на втором входе элемента И 26 бып сигнал Не равно , по тем, же цепям, только через элемент И 25, произойдет добавление "+1" в блок 1.Вщделе 11 ие синхронизируоших стрсбов происходит в узле 19. Ряссмотри 1 л ра" боту одного из возгложных вариантов его построения на примере описанного контроля ИП-системы (фиг . 13) . Узел 19 сссгоит из эгемента ИЛИ 68, ключа 69 эле 1-1 з:1 тов ИЛИ 70 и 73, И 71 и 72, коммутатора 74 Элемент ИЛИ 68 объединяет сигналы обращения бац-системы пс чте 11 ию либо к собственной памяти,"У либо к устройствам ввода-вывода. Элемент ИЛИ 70 производит тс же самое, топь 110 пс си 1 няпям зяпис.1 РЛ-системь, Ключ 69 разрешает прохожцение сигна.- лов с вь 1 ходсв ИЛИ 68 и ИЛИ 70 через И 71 и 72 либо всегда, либо только во время работы канала прямого 1 сступя МПсисте 1 чь 1. С выхода ИЛИ 73 обобщенные сигналы зяписи и чтения поступают в блоки 6 и 5 в качестве стробирук 1- щих сигнал 1 св, коммутатор 74 пропускае г ня составные части блока 3 сигналы чтения (с выхода И 71) либо записи с (выхода И 72), либо оба сигнала. вместе, Это зависит от значений РКи РК 5. Таксе построение узла.19 дает гсзмсжность анализировать отдельно работу программы, работу канала прямого доступа К 1-С 1 лстемы, а также выводить на блок 9 из блока 6 инФормацию в удобной форме,. что еще больше облегчает пользователю поиск возможных ошибок в исследуемой ИПсистеме.Структурная схема возможного варианта построения схемы 21 сравнения (Фиг.14) содержит следующие составныечасти:узел 75 сравнения, осуществляющий сравнение первой группы входных данных с содержимым РК п 111 п 1+Д;0+1"узел 76 сравнения, осуществляющий сравнение второй группы входных данных с содержимым РК ц,+,щ 1 фузел 77 сравнения, осуществляющийсравнение первой группы входных данных с содержимым РК щ и1 щ 1узел маскирования, включающий всебя схемы 78 и 79 равнозначности икоммутатор 80, :.(вид маски, задаваемой РК 7, поступает на схемы10 78 и 79),схема И 81, выделяющая на выходесигнал одновременного равенства входных данных в группах 1 и 2 с содержимь 1 м РК щ ип 115 элемент И 82, выделяющий на выходесигнал одновременного равенства данных первой группы входов с РКГщп, 11 П 11 1 и маскированных РКп 1,1 Р иданных во второй груп 20 пе входов,элемент И 83, выделяющий на выходе, сигнал при попадании значения данныхв первой группе входов в промежуток,заданный величинами РК )щищ+д 1 М25 и РК1111,Л1 оммута гор 84 и дешифратор 85осуществляющие коммутацию одногс изрезультатов давления на выход схемы21 в зависимости от кода операцииЗо РК 03 1.При коде операции РК 031 = 0на выходе коммутатора 84 присутствуетрезультат сравнения РК г 1+,щс первой группой входов, при РКдБ (03 = 1 - выход узла 76, при РК1.0 3 1 = 2 - И 81 при РК 03 - выход ИЯЗ, при РК (031 = 4коммутатор 80 и при РК 03 1 = 5выход коммутатора 80.40 Блок 4 служебных регистров (фиг.8)состоит из следующих составных частей:регистра 40 осуществляющего припрограммировании устройства фиксациювеличины зоны упаковки одной копиив блок 6;дешифратора 41, осуществляющегодешифрацию номера регистра 40 счетчика 42;счетчика 42, осуществляющего счетсинхроимпульсов с выхода блока 3 прификсации в блоке 6 послеистории события,элемента И 43, разрешающего прохождение стробов с блока 3 на счетчик 42только при наличии разрешения с блока 3 (выхода триггера 34),Работа блока 4 происходит следующим образом. Регистр 40 и счетчик 425 10 15 20 25 30 40 45 50 55 являются для контроллера 7.1 программно-доступным по записи, выставляяна магистрали 12 данных данные длязаписи в регистр 40, счетчик 42 формирует адрес регистра 40 счетчика 42на магистрали 11 адреса и строб записи в магистрали 13 управления. Дешифратор 41 в зависимости от номераразрешает прохождение сигналов записи на регистр 40 или счетчик 42 длязаписи данных, установленных на магистрали 12 данных.Блок 5 кодирования (фиг.9) состоитиз следующих составных частей: сумматора 44, элемента И 45, регистра 46,сумматора 47, элементов И 48 и 49,счетчика 50, схемы 51 сравнения.Начальная установка (сброс в ноль)регистра 46 и счетчика 50 происходитпо сигналу сброса контроллера 7.1.С выхода сумматора 47 формируется адрес записи в блок 6,При записи в блок 6 первой зоныупаковки адреса начинают изменяться,начиная с нулевого. Элемент И 48 пропускает счетные импульсы с выходаблока 3 на вход счетчика 50, при этомсхема 51 сравнивает содержимое счетчика 50 с величиной зоны упаковки,заданной регистром 40 в блоке 4.При их равенстве через элемент И 49под импульс записи с блока 3 на входсчетчика 50 поступает импульс сброса,устанавливающий счетчик 50 снова в 3нулевое состояние. Сумматор 47, имеяна первых входах ноль с выхода регистра 46, пропускает содержимоесчетчика 50 на вход блока 6. Сумматор 44 суммирует содержимое регистров 40 и 46, т.е. при первой упаковкена выходе сумматора 44 присутствуетвеличина, равная содержанию регистра 40, С приходом из блока 42 сигнала, говорящего об окончании копирования в блоке 6 первой зоны, с выходаэлемента И 45 под сигнал записи в блокЬ в регистр 46 поступает импульс записи содержимого сумматора 44, В результате адрес на выходах сумматора47 и 44 меняется скачком на величину,равную величине регистра 40. Далеепроцедура формирования адресов повторяется, но уже относительно смещенного в регистр 46 базового адреса.При формировании с выхода сумматора47 адреса последней ячейки памятиблока 6 на его втором выходе формируется сигнал переполнения, .запрещающий на элемент И 48 прохождение счетных импульсов и поступающий в контроллер 7.1 для переключения устройства в режим чтения. Формирование адресов записи в блок 6 приведенным способом обеспечивает упаковку копий в блок 6 в соответствии с фиг.3.Блок б (фиг.10) состоит из коммутатора 52, элемента И 53, первого накопителя 54, второго накопителя 55, элементов И 56 и 57.Накопители 54 и 55 являются программно-доступными по чтению со стороны контроллера 7.1. Запись информации в накопитель 54 осуществляется с первой и второй групп входов данных устройства. В накопитель 54 одновременно записываются признаки адресов конца упаковки для каждой зоны. Эта информация сообщается контроллеру 7.1 в форме прерываний в режиме чтения, коммутатор 52 в режиме записи пропускает на адресные входы накопителей 5 Ь и 55 адреса с выхода блока 5, а в режиме чтения - адреса с магистрали адреса 11. Подключение выхода накопителя к магистрали 12 данных осуществляется во время режима чтения через элемент И 56. В это же вре-.мя возможно появление сигнала прерывания с выхода накопителя 55 через элемент И 57. Хранение признаков конца упаковки накопителя 55 необходимоконтроллеру 7.1 для того, чтобы в рекиме чтения можно было бы программно рассчитать начало и конец каждой эоны упаковки, так как общая величина упаковки, задаваемая пользователем, иэвестна и в блоке 9 пользователю, всезоны упаковки с одинаковым распределением (для удобства анализа).Контроллер 7.1 памяти (фиг.11) состоит из следующих составных частей:генератора 58 тактовых импульсов, формирующего в непрерывном режиметактовые импульсы для работы микропроцессора и последовательного адаптера,узла 59 начальной установки, формирующего сигнал начальной установки (сброса) при появлении питающих напряжений;микропроцессора 60, реализующего выполнение команд алгоритма контроллера 7.1;узла 6 1 прерывания, принимающеговнешние прерывания и осуществляющего