Формирователь цифровых сигналов

СООЭ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК Я 01425860 д 1) 4 Н 04 Л 3/2 ПИСАНИЕ ИЗОБЕЕТЕНИ Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТНЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(72) В.И.Альбах и В,Г.Шаповальянц (53) 621 395 44 йб 21 37 (088 8)(56) Егранжиев А.Н., Шехтман Б.И. Генератор цифрового периодического сигнала. - Техника средств связи. Сер, "Техника радиовещательного приема и акустики". Вып. 3, 1984, с,62-68.(54) ФОРМИРОВАТЕЛЬ ЦИФРОВЫХ СИГНАЛОВ (57) Изобретение относится к электросвязи. Цель изобретения - обеспечение возможности формирования сигналов изменяемой амплитуды и частоты, меньшей частоты дискретизации. Формирователь содержит блок управления (БУ) 1 памятью, задающий г-р 2,блок формирования (БФ) 3 параметров сигналов, счетчик 4 адреса, буферный регистр 5 и БФ б - 8 цифровых потоков, каждый иэ которых состоит из эл-та 9 памяти, регистра 10 синхросигнала и преобразователя 11 кода. Формирователь работает в двух резимах. В режиме записи информация о параметрах синтезируемого сигнала вводится в БУ 1. В нем вычисляются мгновенные значения отсчетов синтеэируемого цифрового сигнала, которые последовательно записываются в эл-ты 9. После записи Н-го отсчета осуществляется считывание цифровых отсчетов из эл-тов 9 на преобразо- а ватели 11: В них полученные цифроВ вые потоки преобразуются в квазитроичный линейный код. 1 ил., 1 табл.Изобретение относится к устройствам электросвязи.Цель изобретения - обеспечение возможности формирования сигналов изменяемой амплитуды и частоты, меньшей частоты дискретизации.На чертеже представлена функциональная схема предлагаемого формирователя цифровых сигналов.Формирователь цифровых сигналов содержит блок 1 управления памятью, задающий генератор 2, блок 3 Формирования параметров сигналов, счет.чик 4 адреса, буферный регистр 5, ; блоки 6 - 8 формирования цифровыхпотоков, содержащие элемент 9 памя. ти, ре.истр 10 синхросигнала и пре,образователь 11 кода.Формирователь цифровых сигналов работает в режиме записи и генерирования цифровых сигналов следующим образом.1 В режиме записи информация о параметрах синтезируемого сигнала вводится через вход формирователя цифр сигналов в блок 1 управления памятью. По алгоритму, введенному в блок 1, в нем вычисляются мгновенные значения отсчетов синтезируемого цифрового сигнала и последовательно записываются в элементы 9 памяти блоков 6 - 8 формирования цифровых потоков. Элемент 9 памяти устанавливается в режим записи сигналом, который формируется на выходе блока 1, Последовательность записи цифровых отсчетов в элемент 9 памяти каждого из блоков 6 - 8 соответствует алгоритму передачи информации, приведенному в таблице. После записи И-го отсчета в элемент 9 памяти блока б элемент 9 памяти устанавливается сигналом в режим чтения, и далее на выходе блока 1 вырабатывается сигналкоторый запускает блок 3 формирования параметров сигналов, После этого буферный регистр 5 подключает выход счетчика 4 адреса. На выходах блока 3 вырабатываются сигналы Т и Т определяющие временной цикл аппаратуры. Сигнал, определяющий длительность слова, поступает на вход счетчика 4 адреса, который работает в циклическом режиме. Цикл работы (диапазон счета) счетчика 4 адреса определяется сигналом, который вырабатывается 5 10 15 20 25 30 35 40 45 50 55 блоком 1, периодически после считывания последнего отсчета из элемента 9 памяти каждого из блоков 6 - 8.Считывание цифровых отсчетов из элемента 9 памяти осуществляется одновременно и управляется счетчиком 4адреса, выход которого через буферный регистр 5 подключен к входамэлемента 9 памяти. С вь 1 хода элемента 9 памяти цифровые отсчеты сигналов в параллельном коде поступаютна вход преобразователей 11 кодов,где с помощью сигнала преобразуютсяв последовательный код. Аналогичнос помощью сигнала длительности цикла в регистре 10 синхросигнала синхросигнал (определенный для каждогоцифрового потока) хранится и преобразуется в последовательный код, азатем в преобразователе 11 кода вводится в цифровой поток один раз запериод цикла. Далее в преобразователях 11 кода полученные цифровыепотоки преобразуются в квазитроичный линейный код. Формула изобретения 1Формирователь цифровых сигналов, содержащий задающий генератор, счет-, чик адреса, буферный регистр, о т - л и ч а ю щ и й с я тем, что, с целью обеспечения формирования периодических сигналов изменяемой амплитуды и частоты, меньшей частоты дискретизации, введены блок управления памятью, блок формирования параметров сигналов и три блока формирования цифровых потоков, при этом каждый блок формирования цифровых потоков содержит преобразователь кода, регистр синхросигнала и элемент памяти, выход которого соединен с первым входом преобразователя кода, к второму входу которого подключен выход регистра синхросигнала, выход задающего генератора подключен к первому входу блока формирования параметров сигналов, первым входам регистров синхросигналов и третьим входам преобразователей кода соответствующих блоков формирования цифровых потоков, второй вход блока формирования параметров сигналов соединен с первым выходом блока управления памятью, при этом первый выход блока формирования параметров сигналов подключен к вторым входам регистров синхросигнала соответст14258 бО Блок формирования цифровых потоков 3-й отсчет 2-й отсчет 1-й отсчет б-й отсчет 5-й отсчет 4-й отсчет е ев4(И)-й отсчет аев аеЮ Ъ(11-1)-й отсчет М-й отсчет 3 П р и м е ч а н и е.Бколичество отсчетов, необходимоедля получения целого периодовсинтезируемого сигнала с заданной точностью. Составитель Т.Давыдова Редактор О.Юрковецкая Техред М.Ходанич Корректор В.Гирняк Заказ 4784/5 б Тираж бб 0 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 вующих блоков формирования цифровыхпотоков, второй выход блока формирования параметров сигналов соединенс первым входом счетчика адреса и счетвертыми входами преобразователейкода соответствующих блоков формирования цифровых потоков, второйвыход блока управления памятью соединен с вторым входом счетчика адреса, выход которого подключен к первому входу буферного регистра, второй вход которого соединен с третьимвыходом блока управления памятью ис первыми входами элементов памяти,. соответствующих блоков формированияцифровых потоков, четвертый выходблока управления памятью соединенс выходом буферного регистра и свторыми входами элементов памятисоответствующих блоков формированияцифровых потоков; пятый выход блокауправления памятью соединен с третьими входами элементов памяти соответствующих блоков формирования цифровых потоков, при этом вход блокауправления памятью является входомформирователя цифровых сигналов.