Патенты с меткой «цифровых»

Номер патента: 1075394

Опубликовано: 23.02.1984

Автор: Темкин

МПК: H03K 5/19

Метки: блоков, цифровых

...3-и выходе - сигнал СБРОС (Фиг.30), и на 4-м выходе - сигнал ПРОВЕРКА (фиг.38 ).Счетчик 4 является обычным счетчиком импульсов Переключение счетчика происходит по переднему Фронту счетных импульсов.Формирователь 5 импульсных сигна- Зо лов обеспечивает формирование кратковременнык импульсов при поступлении на его вход импульсных сигналов ил перепадов логических уровней. Длительности импульсов, вырабатывае мых Формирователем, должны быть меньше длительности ф импульсов сигнала ПРОВЕРКА (Фиг.3). При поступлении на вход Формирователя постоянного логического фОф или ф 1 ф импульсы не 4 О вырабатываются, и на выходе формирователя устанавливается уровень логического "О". Формирователь 5 может быть реализован на основе сочетания...

Номер патента: 1075422

Опубликовано: 23.02.1984

Авторы: Абрамов, Птичников, Савченков

МПК: H04B 1/60

Метки: дистанционной, коммутации, линейных, передачи, систем, трактов, цифровых

...содержит параллельно соединенные линейный регенератор прямого направле 30ния и Фильтр, последовательно соединенные детектор и дешифратор маркировки,причем первый выход фильтрасоединен с входом детектора, входлинейного регенератора прямого направления является входом прямогонаправления промежуточного пункта,а также первый согласующий блок,причем выход первого согласующегоблока является выходом прямого направления промежуточного пункта,линейный регенератор обратного направления,второй согласующий блок и пер"вый блок коммутации, причем вход линейного регенератора обратного направления является входом обратногонаправления промежуточного пункта,выход второго согласующего блокаявляется выходом обратного направления промежуточного...

Номер патента: 1075997

Опубликовано: 23.02.1984

Автор: Юлиан

МПК: G11B 5/09

Метки: воспроизведения, данных, записи, магнитной, носителя, цифровых

...а вторые выводы - к входам дифференциального усилителя, резисторы, конденсатор и обцую шину. Это устройство позволяет обеспечить независимость воспроизведения цифровых данныХ от скорости перемещения носителя магнитной записи относительно воспроизводяцей магнитной головки 2.Недостатки известного устройства состоят в его малой чувствительности и в значительном теплорассеянии. Это обьясняется тем, что магниторезистивные тонкопленочные элементы 40 соединены с элементами, обладающими малым электрическим сопротивлением постоянному и переменному току.Цель изобретения - повышение чувствительности и уменьшение тепло рассеяния. причем вторые входы операционных усилителей гираторов подключены к общей шине, а управляющие входы соединены...

Номер патента: 1076908

Опубликовано: 28.02.1984

Автор: Тарасенко

МПК: G06F 11/22

Метки: многовыходных, узлов, цифровых

...двоичные последовательности от контрольных точек исследуемого цифрового узла поступают 10на первые входы входных компараторов 1 и 2Вторые входы входных компараторов 1 и 2 объединены и подключены к потенциометру 18, с помощьюкоторого устанавливается уровень напряжения, относительно которого разделяется уровень входных сигналовв соответствии с тем типом логических микросхем, которые используютсяв контролируемом узле. Нормированные по выходным уровням двоичныепоследовательности с выходов входных компараторов 2 поступают навходы сумматоров 19 и входы компаратора 9. Регистры 4 сдвига с обратными связями через сумматоры 19 помодулю два образуют группу генераторов псевдослучайной последовательности по числу контролируемых каналов,С...

Номер патента: 1078430

Опубликовано: 07.03.1984

Авторы: Захарченко, Скрипник

МПК: G06F 11/08

Метки: узлов, цифровых

...последовательностей,Цель изобретения - упрощение устройства.Поставленная цель достигается 40тем, чта в устройстве для контроляцифровых узлов, содержащем анализата сигнатур блок индикации и блокуправл-:ния, причем первый выход блока управления соединен с синхранхадом анализатора сигнатур, установочный вход которого соединен с вторымвыхода.; блока управления, третий ны.";.:-,старого соединен с управляющимвходам анализатора сигнатур, выходыкаторсга соединены соответственнас инфармац:.онными входами блока индикациио управляющР) нхад которОГГ) саединен с четвертым выходом блока уп -55равления, ;нформационные входы анализатора сигнатур соединены соответственна с выходами проверяемого узла,входы проверяемого узла...

Номер патента: 1081807

Опубликовано: 23.03.1984

Авторы: Зотов, Резвецов, Родионов

МПК: H04B 1/10

Метки: перекрывающимися, приема, радиосигналов, раздельного, спектрами, цифровых

...для раздельного приема цифровых радиосигналов с перекры 5 вающимися спектрами содержит блок 1 вычитания, синхронно-Фаэовые демодуляторы 2 и 3, Формирователь 4 копии, формирователь 5 опорного сигнала, измеритель 6 отношения О уровней, триггер 7 Вмитта, коммутатор 8, элемент 9 задержки. Формирователь 4 состоит из синхронного детектора 10, усилителя 11 постоянного тока, Фильтра 12 нижних частот,5 балансных модуляторов 13 и 14. Формирователь 5 состоит из синхронных детекторов 15 и 16, Фильтров 17 и 18 нижних частот; усилителей 19 и 20 постоянного тока, подстраиваемых генераторов 21 и 22 опорных колебаний еУстройство работает следующим ббразом.Синхронно-фазовый демодулятор 2 25 осуществляет прием и опознание символов сигнала Я,(С)...

Номер патента: 1084796

Опубликовано: 07.04.1984

Авторы: Семенковский, Якомаскин

МПК: G06F 11/28

Метки: очередности, поступления, сигналов, цифровых

...сумматора 5.1 подключены к входу сигнала А 1 и к выходу элемента И 4,1,1, один вход которого соединен с шиной нулевого потенциала, а второй вход подключен к инверсному выходу 68 -триггера 3.1, 5 -выход которого соединен с входом сигнала А , а 1 -вход подключен к выходу элемента элемента 2 ИИЛИ 2.1.1, И-входы которого соединены с входом сигнала А, а ИЛИ-вход - с входом нулевого потенциала.Выходы сумматора 5,1 соединены с первыми входами сумматора 5.2, к вторым входам которого подключены выходы элементов И 4.2.1, 4.2.2.Входы элемента И 4.2. 1 соединены с инверсным выходом триггера 3,2.1 и прямым выходом триггера 3.2.2. Один вход элемента И 4.2.2 соединен с шиной нулевого потенциала, а второй вход соединен с инверсным выходом триггера...

Номер патента: 1086433

Опубликовано: 15.04.1984

Авторы: Барыльский, Голоколос, Карлюка, Потепух

МПК: G06F 11/22

Метки: блоков, тестового, цифровых

...с входами записи соответственно регистра тестов и регистра уп-.равления коммутатором, информационныевыходы счетчика адресов соединены свходами четвертого элемента И, выходкоторого соединен с вторым входомтретьего элемента И и через элемент НЕЗОсоединен с вторым входом второго элемента И, каждый канал блока анализасодержит первый, второй и третий элементы равнозначности, причем каждыйвыход коммутатора соединен с первыми 35входами первого и втброго элементовравнозначности соответствующего ка. - .нала блока анализавыходы первого ивторого элементов равнозначности каж"дого канала блока анализа соединеныс входами третьего элемента равнозначности и с соответствующими входамипервого блока индикации, выход которого соединен с первым...

Номер патента: 1091338

Опубликовано: 07.05.1984

Авторы: Венедиктов, Златкин, Котович, Менцис, Монастырский, Усанов

МПК: H03K 13/22

Метки: адаптивный, дельта-кодер, каналов, связи, систем, тональной, цифровых, частоты

...а также последовательно соединенныеслоговый интегратор, усилитель, амплитудно-импульсный модулятор, к другому входу которого подключен выходдискретизатора, и интегратор, выход которого подключен к соответствующему; входу компаратора, введены последовательно соединенные Формировательимпульсов и элемент совпадения, причем тактовый вход Формирователя импульсов объединен с тактовым входом дискретизатора, выход селектора подключен к другому нходу элемента совпадения, вьжод которого подключен к входу слогового ицтегратора,На Фиг. 1 принепеца структурная электрическая схема адаптивного дель. Та-кодера для кацапов тоцачьцой частоты циФроных систем снязи," на фиг. 2временные диаграммы, поясняющие егоработу,Адаптивный дельта-кодер для каналов...

Номер патента: 1091359

Опубликовано: 07.05.1984

Автор: Сафаров

МПК: H03M 13/51

Метки: передачи, сигналов, цифровых

...на передающейстороне последовательно соединенныеблок кодирования, входы которого являются входами системы, и преобразователь кода, последовательно соединенные генератор эталонного кода иблок сумматоров по модулю два, последовательно соединенные регистр и модулятор, последовательно соединенные30синхронизатор и блок считывания, выход которого подключен к управляющему входу регистра, выход синхронизатора подключен к объединенным тактовымвходам генератора эталонного кода,блока кодирования и преобразователя З 5кода, одни выходы которого подключены к соответствующим входам регистра, другие входы которого соединены с выходами блока сумматоров по модуля два а на приемной стороне - после довательно соединенные демодулятор и синхронизатор,...

Номер патента: 1093994

Опубликовано: 23.05.1984

Автор: Червонос

МПК: G01R 31/3177

Метки: зонд, импульсный, схем, цифровых

...первый 40 конденсатор 11 с В-входом ВЯ-триггера 12, и с замыкающим контактом кнопки 8, 8, размыкающий контакт которой соединен с Я-входом НЯ-триггера 12, сое-, диненного неинвертирующим выходом с ,5 входом генератора 5 одиночных импульсов, инвертирующим выходом - с С-входом первого Р-триггера 10, соединенного инвертирующим выходом с анодом второго светодиода 7 и с вторым входом второго формирователя 4 импуль-,. сов, неинвертирующим выходом - с анодом первого светодиода б и с вторым входом первого формирователя 3 импульсов, соединенного выходом с. выходом второго формирователя 4 импульсов. Первый формирователь 3 импульсов содержит первый элемент И 13, соеди ненный первым и вторым входами соответственно с первым и вторым входами...

Номер патента: 1095372

Опубликовано: 30.05.1984

Автор: Яковлев

МПК: H03K 5/007

Метки: сигналов, формирования, цифровых, эталонных

...соединены также с источниками питающих напряжений через соответствующие резисторы, 50 коллектор первого транзистора соединен оерез переход катод-анод первого диода с нагрузкой и через переход катод-анод второго диода с источником логической единицы, а коллектор второго транзистора соединен через переход анод-катод третьего диода .с нагрузкой, а через переход анод- катод четвертого диода - с источником логического нуля.60На чертеже представлена принципиальная схема устройства.Устройство формирования эталонных цифровых сигналов содержит источники 1 и 2 опорных токов, выполненные на транзисторах 3 и 4, коллекторы кото рых соединены с нагрузкой 5, а базыс управляющими источниками напряженийбазы и эмиттеры через соответствующиерезисторы...

Номер патента: 1096610

Опубликовано: 07.06.1984

Авторы: Архипов, Докичев, Новоселов, Платанный

МПК: G05B 19/416

Метки: исследования, настройки, систем, следящих, цифровых

...цифровом виде гармонические сигналы, изменяющиеся по синусоидальному и косинусоидальному законам.1 Для цифровых систем, работающих по отклонению, используется гармонический сигнал, изменяющийся по синусоилальному закону, который подается на вход сумматора 2, где он сравнивается с сигналом обратнои связи привода 4. Сигнал рассогласования, получающийся в сумматоре 2, через преобразователь 3 кода в напряжение подается на управление приводом 4.При проверке и настройке цифровых систем комбинированного регулирования в устройстве имитируется вычисление сигналов, пропорциональных 1-й и 2-й производным от задающего воздействия, причем сигналы могут вырабатываться с любым наперед заданным уровнем погрешностей, соответствующих каким-то алгоритмом...

Номер патента: 1096652

Опубликовано: 07.06.1984

Авторы: Первухин, Перфилов, Шибер

МПК: G06F 11/26

Метки: логических, функционального, цифровых, элементов

...информационный вход которого соединен с вы 50 ходом мультиплексора, содержит генератор псевдослучайных кодов, блок токовых ключей, блок фиксации соединения вход - выход и сумматор по модулю два, причем:.руппа выходов генератора псевдослучайных кодов55 через блок токовых ключей соединена с группой входов контролируемого элемента, группа вьгсодов которого соединена с группой входов блокафиксации соединения вход - выход игервой группой входов сумматора помодулю два, вторая группа входовкоторого соединена с группой выходовблока фиксации соединения вход - выход, а группа выходов соединена сгруппой информационных входов мультиплексора, группа управляющих входов которого соединена с группойвыходов счетчика, первый и второйразрядные выходы...

Номер патента: 1098005

Опубликовано: 15.06.1984

Авторы: Агаян, Мелкумян

МПК: G06F 17/14

Метки: ортогонального, преобразования, сигналов, уолшу-адамару, цифровых

...десять содержитвосемнадцать последовательно соединенных элементов задержки первойгруппы, элемент задержки второй группы, четыэе коммутатора, три арифметических узла и сумматор, причемвход первого элемента задержки первой группы является информацион 10 ным входом блока, вход и выходпервого элемента задержки первойгруппы, а также выходы второго,третьего, пятого, шестого, седьмоговосьмого, десятого, одиннадцатого,двенадцатого, тринадцатого, пятнадцатого, шестнадцатого, семнадцатогои восемнадцатого элементов задержкипервой группы подключены к информационным входам первого коммутатора,выход которого подключен ко входупервого арифметического узла, выходкоторого подключен к первому информационному входу второго коммутатораи через элемент...

Номер патента: 1099396

Опубликовано: 23.06.1984

Авторы: Левин, Ленчик

МПК: H04J 3/12

Метки: вызова, передачи, приема, сигналов, системах, цифровых

...и инвертор, причем приемник манипулированных сигналов выполнен в виде реверсивного счетчика, при этом вход приемного регистра на и-разрядов соединен с выходом элемента ИЛИ передающей стороны, входы дешифратора копо. вых комбинаций подключены к соответствующим выходам приемного регистра на п-разрядов, а Выход дешифратора кодовых комбинаций соединен с суммирующим входом реверсивного счетчика и через инвертор - с вычитающим входом реверсивного счетчика.На чертеже изображена структурная электрическая схема устройства для передачи и приема сигналов вызова в цифровых системах передачи.Устройство для передачи и приема сигналов вызова В цифровых системах передачи содержит элемент 1 запрета, генератор 2 несущей частоты, мани пулятор 3, элемент...

Номер патента: 1099398

Опубликовано: 23.06.1984

Авторы: Кряжев, Порохов, Ситняковский

МПК: H04L 5/14

Метки: передачи, приема, сигналов, цифровых

...триггераподключен к приемнику цифрового сигнала через регистр и к первому входу дополнительного элемента И, второй вход .которого соединен с другим выходом регистра, второй входкоторого объединен с первым входомчетвертого триггера, и выходом инвертора выход второго триггераподключен к входу блока выделениясинхросигнала через третий входдополнительного элемента И, четвертый вход которого соединен с вы3 1099398 10 25 30 35 40 45 50 55 ходом четвертого триггера, второйвход которого соединен с выходомвторого триггера.На фиг.1 изображена структурнаяэлектрическая схема предлагаемогоустройства; на фиг.2 - временныедиаграммы, поясняющие работу устройства.Устройство для передачи и приемацифровых сигналов содержит источник1 цифрового сигнала,...

Номер патента: 1102049

Опубликовано: 07.07.1984

Авторы: Зингеренко, Ронес, Трофимов

МПК: H04B 3/44

Метки: передачи, регенератор, сигналов, систем, цифровых

...усилителя и выходом решающегоблока, причем первый и второй выходыприемника дистанционного питания соединены соответственно с шиной питания и общим проводом решающего блока,Ывведены первый, второй и третий реактивные четырехполюсники, дроссельи первый, второй и третий конденсаторы, первые обкладки которых соединены с общей шиной, а вторые обкладки - соответственно с общим проводом корректирующего усилителя, шинойпитания корректирующего усилителя и.общим проводом решающего блока,дроссель включен между шинами питайия корректирующего усилителя и решающего блока, выход первого реактивного четырехполюсника соединен с выходом корректирующего усилителя, первый вход первого реактивного четырехполюсника - с центральной жилой входной коаксиальной...

Номер патента: 1103201

Опубликовано: 15.07.1984

Авторы: Горюнов, Лапшин

МПК: G05B 23/02

Метки: локализации, неисправностей, схемах, цифровых

...синхросигнала, а другой подключен к выходу КБ-триггера, выход блока совпадения подключен к входу синхронизации сдви 5 О 5 20 25 30 35 40 45 50 55 гового регистра, дисплей, входы которого подключены к соответствующим разрядам сдвигового регистра 2,Однако известное устройство не воспринимает изменения состояния линии данных анализируемой последовательности сменяемых логических состояний между фронтами синхросигнала, так как синхронизируется теми же тактами, что и анализируемая последовательность, поэтому его невозможно применить для локализации неисправностей в асинхронных схемах. Это снижает качество контроля и производительность труда при локализации неисправностей в цифровых схемах.Цель изобретения - повышение точности и расширение...

Номер патента: 1104673

Опубликовано: 23.07.1984

Автор: Рубцов

МПК: H04J 3/08

Метки: квантованной, обратной, регенератор, связью, сигналов, цифровых

...цифровых сигналов с квантованной обратной связью содержит усилитель-корректор 1, блок 2 регулирования усиления, блок 3 компенсации задержки, сумматор 4, решающий , блок 5, элемент 6 задержки, первый, второй и третий фильтры 7-9, блок 1 О выделения ошибки, выходной усилитель11.Регенератор работает следующим образом.Сигнал на входе решающего блока 5 в идеальном случае, при равенстве амплитуд одиночных импульсов на входе и выходе решающего блока 5 при нулевой задержке сигнала в решающем блоке 5 и его цепи обратной связи равенгде А - амплитуда импульса прямоугольной формы на выходерешающего блока 5;Д Й) - остаточные искажения одиночного импульса (или пачкиимпульсов) на входе решаю- .щего блока 5,Практически из-за неравенства...

Номер патента: 1107134

Опубликовано: 07.08.1984

Авторы: Максимов, Свиньин

МПК: G06F 17/14

Метки: ортогонального, преобразования, сигналов, уолшу-адамару, цифровых

...группа элементов ИЛИ, группа элементов ИЛИ-НЕ, первая и вторая группы элементов 1,причем тч старших разрядов информаци 45оннЬго выхода т,-го (ъ=1,2) регистра соединены соответственно с входами ,-га элемента ИЛИ группы,-ыйвход К-го К;-4 иэлемента И пер - )вой группы подключен к выходу К -го(ц таково, что в двоичном коде ц50находится у единицы) элемента ИЛИгруппы,-ый вход к-го элемента ИЛИ-НЕгруппы подключен к выходу ц -го (Ктаково, что в двоичном коде К дальше, чем у единицы) элемента ИЛИ груп55пы, первый и второй входы К -го элемента И второй группы подключены соответственно к выходам К -го элемента И первой группы и К-го элемента ИЛИ-НЕ. группь 1, выходы элементов И второй группы и выход-го ( таково, что двоичный номерсостоит из всех...

Номер патента: 1107319

Опубликовано: 07.08.1984

Авторы: Горшков, Игнатьев, Селезнев, Сорин, Шнырин

МПК: H04L 25/49

Метки: сжатия, сигналов, телевизионных, цифровых

...передаваемого символа и вторым входом блока сравнения, причем выход блока установки опорного уровня соединен с входом сброса второго блока памяти, второй выход второго блока памяти соединен с вторым входом второго блока управления памятью, выход блока формирования предсказанного значения кода соединен с вторыми входами первого и второго блоков памяти, а второй вход - с вторымвыходом первого блока памяти.Введение второго блока управления, второго блока памяти, блока формирова ния предсказанного значения кода и соответствующих связей позволяет повысить четкость восстанавливаемых изображений за счет ускорения передачи резких перепадов телевизионных сигналов. Положительный эффект достигается тем, что в качест 1 ве предсказанного значения...

Номер патента: 1108461

Опубликовано: 15.08.1984

Автор: Матевосян

МПК: G06F 17/14

Метки: базисам, подобным, разложения, сигналов, уолшо, цифровых

...14 через сдвиго вый регистр 15 и выход 16 коммутатора 16 подключен к информационному входу 14 сумматора-вычитателя 14.Выход 162 коммутатора 16 подключен к выходу арифметического узла 6, Выход 17 узла памяти 17 на сдвиговых регистрах подключен к входу 17 узла памяти 17 и управляющему входу 14 сумматора-вычитателя 14. Управляющий вход 17 узла памяти 17 и "управляющий вход 16 коммутатора 16 подключены соответственно к первому и второму управляющим входам 1 О и 11 арифметического узла 6. Все остальные арифметические узлы 6., 0 б . вычислительного блока 2 иденпЧтичны арифметическому узлу 6 и отличаются друг от друга только содержимым узла памяти 17 каждого узла. Узел памяти 1.7 в-й функциональной 35 ячейке =1,2. 2 п 1 предназначендля...

Номер патента: 1109923

Опубликовано: 23.08.1984

Авторы: Ерохин, Михайлов, Морозов, Приказюк

МПК: H03M 13/51, H04L 12/26

Метки: ошибок, регистрации, связи, системах, цифровых

...либо с помощью оператора. При этом сигнал с его первого выхода через элемент ИЛИ-НЕ 2 сбрасывает счетчик-делитель 3 на и в исходное состояние, а сигнал с вто рого выхода блока 5 первоначального запуска сбрасывает счетчик 11 ошибок, и через второй элемент ИЛИ 20 элемент задержки 18 в исходное состояние, и через первый элемент ИЛИ 1355 устанавливает первый триггер 4 в состояние, при котором с его первого выхода снимается сигнал Сброс" на блок 1 вьщеления ошибок, вследствие чего последний устанавливается в исходное состояние, и на первый элемент И 10, разрешающий прохождение сигнала ошибок с выхода блока 1 выделения ошибок для сброса счетчика- делителя 3 на и. С второго выхода первого триггера 4 подается сигнал на второй вход первого...

Номер патента: 1111171

Опубликовано: 30.08.1984

Авторы: Кузьмин, Фомич

МПК: G06F 11/16

Метки: узлов, цифровых

...выход блока управления соединен с первым управляющим входом второго регистра, З 5 второй выход блока управления соединен с управляющим входом блока индикации, вторая группа выходов блока ввода соединена с второй группой входов блока управления, введен блок анализа 4 О вида неисправностей, причем группа входов блока индикации соединена с группой выходов блока анализа вида неисправностей, группа информационных входов которого соединена с группой 45 выходов второго регистра, с третьей группой входов блока управления, выход блока сравнения соединен с управ ляющим входом блока анализа вида неисправностей, группа выходов первого регистра соединена с второй группой входов блока сравнения, четвертая группа выходов блока управления соединена с...

Номер патента: 1111257

Опубликовано: 30.08.1984

Авторы: Ларин, Суханов

МПК: H04J 3/08

Метки: асинхронного, сигналов, сопряжения, цифровых

...входы Фазового компаратора и управляемого распределителяпередачи являются тактовым входомустройства, информационный и опорныйвходы блока памяти передачи являютсясоответственно информационным и опорным .входами устройства, выход блокапамяти передачи является канальнымвыходом устройства, информационныйвход коммутатора и выход блока памяти приема являются соответственноканальным входом и информационнымвыходом устройства, введены на передающей стороне последовательно соединенные КЗ-триггер передачи, элемент Ии блок задержки, а также делитель частоты передачи и кодер защиты от ошибок, а на приемной стороне - последовательно соединенные делитель час 74тоты приема, элемент И, блок задержки и КЗ-триггер приема, а также декодер защиты, от...

Номер патента: 1113756

Опубликовано: 15.09.1984

Авторы: Араратов, Магеррамов, Симкин, Сколецкий, Талышский

МПК: G01R 31/3177

Метки: логических, состояний, схем, цифровых

...вход через инвертор - с коллектором второго транзистора, выход -с входом элемента чндикации, соединенного выходом с клеммой для подключе".ния положительного вывода источникапитания.На чертеже приведена блок-схемаустройства,Устройство содержит дискриминаторуровней 1, блок анализа 2, формирователь импульсов 3, элемент памяти 4блок индикации 5, эмиттерный повторитель 6, ограничительной резистор 7,первый 8 и второй 9 транзисторы,инвертор 10, элемент ИЛИ-НЕ 11, элемент индикации 12, щуп 13, клеммыдля подключения отрицательного 14и положительного 15 выводов источникапитания, первый 16 и второй 17 резисторы.Устройство работает следующимобразом,В режиме нормальной эксплуатации, когда напряжение на щупе 13 находится в пределах 0-(+ЕД...

Номер патента: 1114994

Опубликовано: 23.09.1984

Автор: Кашуба

МПК: G01R 31/3177

Метки: настройки, узлов, цифровых

..."0 с выхода порогового элемента 3, поэтому на выходе элемента И 10 также55 появляется логический "0", что приЭодит к выключению сегментов С и Е индикатора 22. Если вход 1 подключить к какой- либо точке проверяемой схемы, где имеется уровень напряжения больше допустимого уровня логической "1", то срабатывает пороговый элемент 4, на его выходе появляется уровень "0", он подается на второй вход элемента И 10 и на инверсный вход элемента 8 совпадения, на втором прямом входе которого в это время имеется сигнал " 1", поступающий с порогового элемента 6, в результате на выходе элемента 8 совпадения возникает сигнал "1", который подается на вход 13 блока 11 индикации и через элемент ИЛИ 17 на сегмент Р индикатора 22, что приводит к включению...

Номер патента: 1115094

Опубликовано: 23.09.1984

Автор: Ганапетян

МПК: G11B 5/09

Метки: записи, магнитной, сигналов, цифровых

...блокасинхронизации, первый выход которогоподключен к первым входам первого к второго элементов И, второй выход к первому входу сдвигающего регистра, а третий выход - к первому входу тре- тьего элемента И, к второму входу сдвигающего регистра и к первому входу четвертого элемента И, подсоединенного вторым входом к первому инверсному выходу сдвигающего регистра, соединенному с вторыми входами первого и второго элементов И, счетчик, подсоединенный синхронизирующим входом к выходу четвертого элемента И, а входом установки логического нуля - к первому прямому выходу сдвигающего регистра, второй инверсный выход которого подключен к третьему входу первого элемента И, соединенно го четвертым входом с инверсным выходом счетчика, и к третьему...

Номер патента: 1116435

Опубликовано: 30.09.1984

Авторы: Агаян, Матевосян, Мелкумян

МПК: G06F 17/14

Метки: ортогонального, преобразования, сигналов, функциям, хаара, цифровых

...Эп является информационным выходом 10 устройства.Управляющие входы арифметических 45 узлов 11, -11 и переключателей12 -12 подключены к соответствующим выходам блока 7 .синхронизации.Тактовые входы и выходы 13 и 14 разрешения записи второй группы ре гистров 5 -5 сдвига подключены к соответствующим выходам блока 7 синхронизации.Арифметический узел 9 каждого вычислительного блока содержит сумма тор 15, имеющий Е информационных вхо- дов, и коммутатор 16, имеющий 2 Минформационных входов и Е выходов,7цпы входного вектора на оставшиеся %-1 строки матрицы А являются элементами выходного ветора 1. -го эта 1 па с номерами с К " ю+1 по К+21 И Тад 5Для вычислений на каждом 1-м этагге используются первые 1=1 .элементы входного вектора 1; остальные...