Устройство для контроля цифровых блоков

(19) 0 4169 6 Р 51) с прото мм. Этое высоконостиойБИСси) фор ти х числ тение о ОСУДАРСТВЕННЫЙ НОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ ПИСАНИЕ ИЗ(1) Всесоюзный научно-исследовательский, проектно-конструкторский и технологический институт релестроения(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ БЛОКОВ(57) Изобретносится к вычисбыть исе рифе рийных О, Целью пение наойство соии, блок 2 анализатор равляющих 7 памяти ей памяти. ечивается лительной технике и можепользовано для контроля пБИС, например, серии КР 58изобретения является иовьдежности устройства. Устрдержит блок 1 синхронизацадресоэания, сигнатурный5, блок 6 Формирования уп и адресных сигналов, блокданных и блок 8 уиравляющПовышение надежности обеспза счет меньших по сравнениютипом затрат памяти проградостигается тем, что наиболечастотные и малые по длительвходные сигналы контролируемР1 синхронизации, чтения, запимируются аппаратно, а в памянятся только команды и данныкоторых невелико. 3 ил.Для проверки программируемых БИС, например. периферийных БИС микропроцессорного набора КР 580, необходимо последовательно программировать различные режимы работы БИС и проверять правильность их выполнения, При этом необходимо формировать последовательности команд и данных, записывать их в регистр команд или в регистр данных проверяемых БИС соответственно и считывать слово состояния и регистр данных. Выбор внутреннего регистра осуществляется посред ством адресных входов проверяемой БИС. Запись ичтение. инФормации инициируются сигналами записи и чтения, В связи с тем, что время выполнения различных команд в разных регистрах д 5 различно, распределение сигналов записи и чтения во времени неравномерно и для их формирования обычно используют ьяткропроцессор илимикропрограммный автомат. В предлагаемом устройстве сигналы записи и чтения во времени распределены равномерно, с ними синхронизирован поток данных, Такое решение при простой схеме позволяет значительно сократить объем памяти программ.В процессе работы устройства блок 6 Формирования сигналов из последовательности импульсов синхронизации 30 Изобретение относится к вычислительной технике и может быть использовано для контроля БИС, например,серии КР 580 и сервисного оборудова 5ния электронной аппаратуры на базеБИС,Цель изобретения - повышение надежности устройства за счет сокращения объема оборудования(ПЗУ для хранения тестовых программ ),На фиг. 1 приведена структурнаясхема устройства; на фиг, 2 - примерконкретной реализации устройства; нафиг, 3 - временные диаграммы его работы,Устройство (фиг,1) содержит блок1 синхронизации, блок 2 адресованияи блок 3 памяти. Позицией 4 обозначена контролируемая БИС. Устройствосодержит также сигнатурный анализатор5 и блок 6 формирования управляющихи адресных сигналов. В состав блока3 памяти входят блок 7 памяти данныхи блок 8 управляющей памяти. 25Устройство работает следующим об-разом. вырабатывает в заранее определенные моменты времени сигналы записи и чтения информации из проверяемой БИС 4 (Фиг,3), Блок 8 управляющей памяти через блок 6 формирования сигналов себспечивает выбор внутреннего регистра или порта БИС, в который или из которого производится запись-чтение информации., и разрешает или запрещает запись-чтение информации, Крометого, с выходов блока 8 осуществляется воздействие на периферийныевходы БИС. С выхода блока 7 на шинеданных контролируеиой БИС 4 устанавливается управляющее слово или данные на время действия сигнала записи,Во время действия сигнала чтения выход блока 7 блокируется сигналом ВКс блока 1 синхронизации (разряд шСТ 1, фиг,2, чтобы не искажать считываемую информацию. Блоки 7 и 8 выдают и изменяют информацию под воздействием блока 2 адресования, который последовательно циклически изменяет свое состояние под действиемимпульсов синхронизации. Сигналы,поступающие на БИС по периферийнымвходам, обеспечивают выполнение этойБИС заданного режима работы,Сигналы с выходов проверяемой БИСпоступают на входы данных сигнатурного анализатора 5, Для их правильной обработки анализатор имеет двауправляющих входа, Вход синхронизации служит для стробирования входныхданных, С помощью этого сигнала анализатор принимает данные с входов вовнутренний регистр и производит ихлогическую обработку. Сигнал окнаизиерения (разрешения приема данных )указывает на начало и окончание тестовой процедуры. В качестве сигналасинхронизации используется сигналсинхронизации БИС, чем обеспечиваетсярегистрация откликов проверяемой БИС. в каждом такте, В качестве сигнала окна измерения используется старший разряд блока 2 адресования (фиг,2), который изменяет свое состояние с11 в 0 при окончании теста и воз-. врате к началу тестовой программы.В примере конкретного исполнения устройства (Фиг,2 ) в качестве блока синзронизации используется двоичный счетчик СТ 1 совместно с генератором импульсов О. Разряды счетчика используются для синхронизации контролируемой БИС и формирования с помощьюУстройство для коцтроля цифровых блоков, содержащее блок синхронизации, блок адресования и блок памяти данньпс, причем первый выход блоха синхронизации является выходом устройства для подключения сицхровхода контролируемого блока, второй выход блока синхронизации соединен с сицхровходом блока адресования, первая группа выходов которого соединена с группой адресных входов блока памяти данных , группа выходов которого является группой выходов устройства для подключения входов данных контролируемого блока, о т л и ч а ю щ е е с ятем, что, с целью повьппения надежности устройства за счет сокращения оборудования, оно содержит блок формирования управляющих и адресных сигналов, сигнатурный анализатор и блок управляющей памяти, группа адресных входов которого объединена с группой адресных входов блока памяти данных, синхровход блока формирования управляющих и адресных сигналов подключен к третьему выходу блока синхронизации, группа информационных входов блока формирования управляющих и адресных сигналов подключена к группе выходов блока управляющей памяти, а первая группа выходов блока формирования управляющих и адресных сигналов является группой выходов устройства для подключения управляющих и адресных входов контролируемого блока, второй выход блока формирования управляющих и адресных сигналов соединен с входом разрешения блока памяти данных, синхровход сигнатурного анализатора соединен с первым выходом блока синхронизации, группа информационных входов сигцатурного анализатора является группой информационных входов устройства для подключения выходов контролируемого блока, управляющий вход окна измереция сигнатурного анализатора соединен, с вторым выходом блока адресовация Предлагаемое устройство по сравнению с известным характеризуется вы сокой надежностью и малой стоимостью за счет значительно меньших затрат памяти программ, Это обеспечивается дешифратора ПС сигналов чтения и за - циси. На входы БИС сигналы чтения и записи поступают со схемы совпадения, управляемой сигналами Разрешение записиц и "Разрешение чтения, что позволяет гибко формировать тестовую процедуру. Сигналы "Адрес записи" и "Адрес чтения" поступают на входы контролируемой БИС через комму О татор сигналов С 11 синхронно с сигналами записи и чтения соответственно и определяют в какой или из какого внутреннего регистра или порта БИС будет произведена запись-чтение ин формации. Управление коммутатором осуществляется разрядом ш счетчика СТ 1. При равенстве его "О" формируется сигнал записи, при равенстве "1" чтения (фиг.З). Этим же разрядом 20 разрешается выдача информации из блока 7 памяти данных на шину данных контролируемой БИС при наличии сигнала записи и запрещается работа памяти данных при чтении информации из БИС.Блок 2. адресования в данном устройстве представлен двоичным счетчиком СТ 2, управляемым от блока синхронизации. Изменение состояния СТ 2 30 (прибавление единицы к состоянию счетчика ) осуществляется в конце цикла записи-чтения. При этом изменяется информация на выходах блока памяти и производится очередная проверка БИС,Управление периферийными входами гроверяемой БИС осуществляется сигналами блока 8 управляющей, памяти через буферный регистр КС, расположенный в блоке 6. Регистр необходим для 40 исключения ложных импульсов, которые могут иметь место на выходах микросхем ПЗУ блока 8 управляющей памяти в моМент изменения адреса блоком 2 адресовачия (счетчик СТ 21. При этом из менение состояния счетчика СТ 2 происходит по переднему фронту сигнала инкрементирования блока адресования (разряд ш счетчика СТ 1), а прием в регистр - по заднему, когда информа ция на выходах ПЗУ уже стабильна и достоверна. тем, что цаиболее высокочастотные цмалые ио длительности нходцые сигналы контролируемой БИС (синхронизации, чтеция, записи)формируются аппаратно, а в памяти храцятся толькокоманды и данные, число которых невелико,формула изобретения1416995 Составитель С, СтарТехред Л.Сердюкова ор В.Гирня К Редактор А.Ога 4 4066/4 Ти Зак одписное. ого комитета СССР В Государств делам изоб осква, Жетении и открытии Раушская наб., д, 4/5 1303 Проиэводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4