Патенты с меткой «буферное»

Номер патента: 1295451

Опубликовано: 07.03.1987

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...относительно сигнала на выходе 36 блока 11 синхронизации.Сигнал на выходе 34 блока 11 синхронизации является сигналом сопровождения информации, в данном случае01111011,.присутствующей на информационных выходах 4 устройства, Таким образом приемнику выдается первое слово данных. Единичный уровеньсигнала триггера 16 и условие К 3=1(высокий уровень сигнала на входе 32блока 11 синхронизации) приводят ксрабатыванию элемента И-ИЛИ-НЕ 21,выходной сигнал которого устанавливает триггер 15, а затем и триггер16 в нулевое состояние. При этомна выходе элемента И 22 появляетсявысокий уровень сигнала, так какусловие К=1 (высокий уровень сигнала на входе 30 блока 11 синхронизации), по которому формирователь 20формирует сигнал, поступающий...

Номер патента: 1297115

Опубликовано: 15.03.1987

Авторы: Веселовский, Гриц, Маслеников, Светников

МПК: G11C 19/00

Метки: буферное, запоминающее

...накопителя 1. В то же время выходной сигнал 63 триггера 73 операций блока 4 разрешает поступление на адресные входы всех накопителей 11., кода адреса записи с выходов счетчика 6 адреса записи и младших разрядов адреса записи со вторых информационных выходов 45 первого блока 10 формирования номеров накопителей. В конце цикла записи блок 4 управления формирует сигнал 42 Модификация текущего номера накопителя при записи, поступающий на трегий 42 и четвертый 43 управляющие входы первого блока 10 формирования номеров накопителей. В результате этого следующий элемент строки записывается в следующий накопитель 1 по адресу, отличающемуся от предыдущего на величину объема зоны канала, равную восьми для случая, когда строка содержит 4096...

Номер патента: 1302321

Опубликовано: 07.04.1987

Авторы: Галкин, Квашенников

МПК: G11C 19/00, G11C 29/00

Метки: буферное, запоминающее, последовательное, самоконтролем

...с входа 6 поступает на блок 5 формирования сигналов считывания и далее - на блок 14 управления. Информация из блока 1 памяти по адресу, определяемому счетчиком 2, считывается в регистр 3, а затем начинается процедура тестирования ячейки памяти блока 1, аналогичная той, которая осуществляется в режиме записи. При этом в качестве проверочной информации используется информация с выхода регистра 3, проходящая через мультиплексор 15. В случае, если ячейка памяти исправна, блок 5 формирования сигналов считывания формирует сигнал, поступающий на выход 9, указывая тем самым, что информация на выходах регистра 3 истинная. Если при тестировании ячейки памяти блока 1 памяти блок 10 сравнения вырабатывает сигнал ошибки, то блок 5 формирования...

Номер патента: 1304079

Опубликовано: 15.04.1987

Авторы: Беляков, Гайдуков, Олеринский, Пресняков

МПК: G11C 19/00, H03K 5/06

Метки: буферное, запоминающее

...такт функционирования устройства кончается. Обозначив символами А - состояние младших разрядов, В - старших разрядов счетчика 1, С - содержимое регистра 12, Д - состояние регистра 5 сдвига, последовательность действий устройства выражается как (В + Д) хС+ А.Такт 2 начинается с момента появления на выходе элемента И 3 второго тактового импульса, в результате чего в накопитель 11 по адресу 0,.01) + (ООЬ)х хС + (ат а ) записывается второе измерение с регистра 4 сдвига. Сигналом с выхода элемента 7 задержки производится групповой сдвиг в регистре 4 сдвига (и на той его части, которая сопрягается с накопителем 11, фиксируется третье измерение) и сдвиг в регистре 5 сдвига, который принимает состояние Д = 0010. Однако, спустя время 1, -1...

Номер патента: 1312646

Опубликовано: 23.05.1987

Авторы: Борискин, Жиров, Лаврешин, Тимашев, Цакоев

МПК: G11C 19/00

Метки: буферное, запоминающее

...элемент И-НЕ 8) ца элементе ИЛИ 6 поступающие В 6 л(кпамяти данные. Вместо цих к информапиоццому входу б.цка 1 памяти через элемп ИЛИ О (соелиценцого цо схеме монтажного И 1 И с Выхолоч элемента ИЛИ б) подключается фиксированное знзцец)30 илецтификзтор; нереполцеция блокапамяти, устацовлснцое цд входе 19. В этом слуцае с вистулециеч сигцала записи в Накопитель:шнисцвзн)тся фикси рова ц ии значение илецтификдтора церенолнеция блока 1 памяти и зцдчсцие 6 уферцого счетчика 15 (залцим фронтом сигнала здиросз записи счетчик 15 модифицируется) . )то ЗН 3 ЧСс 1 ИЕ ЗЗИИСс 310 В 51 ЕИКЧ 13 КОЦИТСХ 1 Я НО адресу и. Мол(фикз(я счетчика 3 злресд зациси и счетцикд 5 ланцых в этом случае це булет (. постулециеч каждого цо- ВОГО си 1 3 лз зсН Росс(...

Номер патента: 1316050

Опубликовано: 07.06.1987

Авторы: Богданов, Лупиков, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...25 формируется сигнал,ф 55который через открытый элемент И 24увеличивает значение счетчика 4 адреса считывания на единицу, Еслиочередное считьваемое из блока 1 сло 050 4ко це подлежит выдаче, то ца кыхолесоотгетствующего селектора 7 сигналце формируется и по следующему сигналу на входе 23 процесс повторяетсядо тех пор, пока це будет считанослово, выделяемое соответствующим селектором 7. Затем процесс повторяется для следующего по приоритету входа блока 5,Запросы на считывание очередныхинформационных слов поступают асинхронно от приемников информации навходы 21 устройства. При неравномерном потоке запросов на считываниеицфорчациоцные слова могут быть подготовлены для выдачи всем приемцикамт.е. записаны во все регистры 2,...

Номер патента: 1320846

Опубликовано: 30.06.1987

Авторы: Крупецкая, Мосиенко, Фураш

МПК: G06F 13/00

Метки: буферное, запоминающее

....1 - 1. М производится в режиме первый вошел - первый вышел и в режиме первый вошел - последний вышел.В первом режиме на первом выходе триггера 14 устанавливается единичный сигнал 1, который поступает на первые входы элементов 2 И - ИЛИ и совместно с сигналами НИ) о наличии информации с выходов триггеров 3,1 регистров 1 подготавливает элементы И 5 для выработки сигнала управления считыванием, Этот сигнал вырабатывается при поступлении сигнала считывания 2на вход 16 устройства и разрешает выдачу информации из соответствующего регистра 1 на информационные выходы 19 устройства.При каждом появлении сигналов НИ и НИ на соответствующих входах блока 13 индикации свободных регистров реверсивный счетчик 22 вычитает или прибавляет единицу к своему...

Номер патента: 1325565

Опубликовано: 23.07.1987

Автор: Галкин

МПК: G11C 19/00

Метки: буферное, запоминающее

...устройства.На чертеже приведена структурнаясхема предлагаемого устройства.Устройство содержит накопитель 1,счетчик 2 адресов, блок 3 сравнения,вход 4 записи, вход 5 чтения, счетчик б адресов, элемент И-ИЛИ 7, элемент И 8, одновибратор 9, тактовыйвход 10, информационные выходы 1 иинформационные входы 12,Устройство работает следующим образом.Перед началом записи информациисчетчики 2 и б адресов устанавливаются в исходное состояние (цепи установки в исходное состояние перед режимом записи не показаны).При выполнении режима записи (на-,личие сигнала на входе 4 записи) импульсы записи с тактового входа 10устройства через элементы И 8 и ИИЛИ 7 поступают на тактовые входысчетчиков 2 и 6 адресов, Информация,поступающая на информационные...

Номер патента: 1332383

Опубликовано: 23.08.1987

Авторы: Горбель, Околотенко, Петренко, Семененко, Сидоренко

МПК: G11C 19/00

Метки: буферное, запоминающее, последовательное

...такое, что счетчик 13 под воздействием многократных тактовых импульсов достигает своего конечного состояния - на выходах всех его разрядов устанавливаются логические единицы, то элемент И 18 открывается и на его выходе появляется уровень логической единицы, который, поступая на вход А ) .В второго блока 8 сравнения, вызывает появление на его выходе сигнала логической единицы. Этот сигнал блокирует элемент И 19 и открывает элемент И 22, в результате чего последующий синхроимпульс записи через элементы И 22 и ИЛИ 24 поступает на счетный вход регистра 5 адреса, который Формирует новый адрес для записи слова входной информации.Далее .устройство выполняет запись информации с выходов регистра 4 в основные, а состояния счетчика 13 - в...

Номер патента: 1332384

Опубликовано: 23.08.1987

Авторы: Гольдреер, Лисицын

МПК: G11C 19/00

Метки: буферное, запоминающее

..."1" на входе 14устройства разрешает запись логической "1" в триггер 31. Так как на остальных входах элемента И 23 имеетсяуровень логической , сигнал загрузки поступает через элементы И 23,ИЛИ 27 на вход элемента ЗЗ задержки.Задержанный сигнал осуществляет запись логической "1" в триггер 31,триггер запоминает признак операциизагрузки. Сигнал логической "1" через элементы И 5, ИЛИ 3 поступает напервый вход задания режима регистра2, что соответствует (таблица) режиму "сдвиг влево" регистра 2 управленияСигнал логической "1" с выходатриггера .3 поступает через элементИЛИ 28 и элемент 34 задержки на входсинхронизации регистра 2, Регистр 2 производит сдвиг логической "1" с входа 19 в последний разряд, переключая тем самым последний...

Номер патента: 1336118

Опубликовано: 07.09.1987

Автор: Невский

МПК: G11C 19/00

Метки: буферное, запоминающее

...Слово записывается по данномуадресу, Код адреса записи первогослова 1-го направления с выходовблока 121 элементов И поступает навторые входы счетчика 41 с адреса считывания и входы блока 14 элементовНЕ, С выходов блока 141 элементовНЕ обратный код адреса записи поступает на вторые входы счетчика 61слов.Таким образом, в счетчике 4 Е адре.са считывания будет зафиксированадрес первого слова, предназначенного для 1-го направления (в данномслучае 001010), а в счетчике 61 с -слов количество слов, среди которыхМОжет оказаться информация 1-го напранления (в данном случае 110101).Среди ранее. записанных (до появления первого слова 1-го направления)5слов информации 1-го направлениябыть не может. Сигнал с выхода элемента 131 задержки поступает...

Номер патента: 1346472

Опубликовано: 23.10.1987

Авторы: Астафьев, Бобров, Нисковских, Сударев

МПК: B61G 11/16

Метки: буферное

...при остановке движущихся масс.На фиг. 1 изображено буферное устройство в исходном положении, продольный разрез; на фиг. 2 - вид А на фиг. 1.Буферное устройство содержит неподвижный корпус 1, закрепленный на жестком основании, внутри которого установлен силовой цилиндр 2. Внутри цилиндра запрессован фрикционный элемент в виде втулки 3 с заранее рассчитанньм натягом в пределах упругих деформаций. Через втулку 3 пропущен шток 4, несущий на свободном конце упор 5, при этом упомянутая втулка 3 расположена в начале цилиндра 2 и зафикси рована от продольного перемещения с помощью заплечиков 6. Шток 4 и втулка 3 имеют винтовые направляющие, согветственно 7 и 8, с помоцью которых они сопряжены. Шток 4 с противоположной от упора 5 стороны...

Номер патента: 1361632

Опубликовано: 23.12.1987

Авторы: Богданов, Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...блока 1 памяти. Сигнал с выходаэлемента ИЛИ 31 задерживается наэлементе 37 задержки и бпрашиваетэлементы И 33 и 34.При правильном чтении данных навыходе блока 5 контроля присутствуетвысокий уровень сигнала, которыйчерез элемент ИЛИ 32 разрешает формирование на выходе элемента И 34импульса сопровождения считанных данных, присутствующих в этот моментна вьиодах 3 устройства. При чтенииданных с ошибкой на выходе блока 5контроля присутствует низкий уровеньсигнала. Повторно операция чтениявыполняется при условий, что триггер11 установлен в нулевой состояние, 1361632свидетельствующее о том, что при выполнении операции записи выполнялось дублирование записи данных по этому адресу в оба накопителя 24 и 25,При высоком уровне сигнала на инверсном...

Номер патента: 1361633

Опубликовано: 23.12.1987

Авторы: Богданов, Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...состоянии триггера 26, При появлении 1 1361633Изобретение относится к вычислительной технике, может быть использовано в качестве буферного запоминающего устройства систем ввода информации многоканальных измерительных комплексов и является усовершенствованием устройства по авт. св.Р 1101889.Цель изобретения - расширение области применения устройства за счетвозможности приема информационногопотока с произвольными характеристиками.На чертеже приведена структурная 15схема устройства.Устройство содержит накопитель 1,информационные входы 2 и выходы 3,сумматоры 4 и 5, группы элементовИ-ИЛИ 6 и 7, счетчики 8 и 9, реверсивный счетчик 10, элементы И 11 и12, элементы НЕ 13 и 14, регистр 15,схему 16 сравнения, элемент ИЛИ 17,входы 18-20...

Номер патента: 1363308

Опубликовано: 30.12.1987

Авторы: Гриц, Зубцовский, Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...5 на длинуодного параметра. Блок 13 Формирует сигналы на всех выходах 12, - 12 так как на входе 70 элемента ИЛИ 62(Фиг, 5) присутствует единичный сигнал. Режим чтения выделенных упакованных параметров выполняется независимо от состояния триггера 16 при наличии единичного сигнала, соответствующего операции чтения для накопителей 1, на входе 18 и заявок начтение на входах 42, - 42 д. Сигнална входе 18 обеспечивает формирова"ние блоком 13 сигналов "Разрешениевыбора" на всех выходах 12- 12,так как на одном из входов элементаИЛИ 62 присутствует единичный сигналс входа 18, Управляющая частотнаяпоследовательность с входа 54 фиг.3поступает на вход счетчика 52, и кодс его выхода поступает на управляющие входы мультиплексоров 46 и 47,а через...

Номер патента: 1363309

Опубликовано: 30.12.1987

Авторы: Макеев, Сазонов

МПК: G11C 19/00

Метки: буферное, запоминающее

...счетчика 7 адреса считывания к адресным шинам накопителя 2 и в выходной регистр 3 считывается информация, хранившаяся в накопителе 2 по адресу, определяемому состоянием счетчика 7 адреса считывания; если же устройство - приемник информации устанавливает на входе "Управление" высокий потенциал, то мультиплексор 5 подключает выходы регистра 8 внешнего адреса к адресным входам накопителя 2 и в выходной регистр 3 считывается информация, хранившаяся в накопителе 2 по адресу, определяемому состоянием триггеров регистра 8 внешнего адреса. Таким образом, использование изобретения позволяет существенно повысить быстродействие устройства. Применение устройства для согласования выходного информационного потока многоканальной...

Номер патента: 1365131

Опубликовано: 07.01.1988

Авторы: Волков, Котов, Привалов, Фомин

МПК: G11C 19/00

Метки: буферное, запоминающее

...состояние, что соответствует переполнению накопителя 13. Этот же сигнал, поступающий с пятого выхода формирователя 2 на второй вход элемента И 9, закрывает его для прохождения сигналов по входу 41. Сигнал с пятого выхода формирователя 2 поступает на вход элемента ИЛИ 7 и устанавливает триггер 16 в единичное состояние, о чем свидетельствует сигнал готовности устройства к считыванию информации на выходе 42. Считывание информации происходит в два этапа: сначала приходит на вход 44 сигнал опроса готовности, который поступает на вход триггера 4, и при отсутствии сигнала на входе 41, причем на выходе элемента 49 присутствует нулевой потенциал, устанавливает триггер 4 в нулевое состояние, при этом на выходе триггера 4 формируется сигнал...

Номер патента: 1374279

Опубликовано: 15.02.1988

Автор: Друз

МПК: G11C 19/00

Метки: буферное, запоминающее

...первого символа, считанного из блока 15, на адресном входе преобразователя 11 установлен адрес считывания кода регистрового признака Импульс с 5 третьего выхода дешифратора 32 распределителя 27 считывает этот код с выходов преобразователя 11 и записывает его в регистр 8. Одновременно считываются с выхода 38 сигнал "Ре гистр", который устанавливает триггер 9 в единичное состояние, и соответствующий из сигналов "Русский", "Латинский", "Цифра", который устанавливает в единичное состояние соот ветствующий триггер 35 в блоке 10 (фиг.3), обнуляя через элементы ИЛИ 34 два других триггера 35, после чего триггер 9 закрывает элементы И 25 и 26, В блоке 10 фиксируется ре гистровый признак предыдущего символа, который подается на блок 14 для...

Номер патента: 1381598

Опубликовано: 15.03.1988

Авторы: Гусева, Дрозд, Котлинский, Кравцов, Полин, Соколов

МПК: G11C 19/00, G11C 29/00

Метки: буферное, запоминающее

...номерами.Форму.га азсгретсгггг ч 50 55 3Если сигнал Упр.иых. в одном тактс равен 1, а в трех последующих 0, то в блок 6 в первом такте (Упр.иых.=1) с частотойзаписываются одновременно четыре тестовых набора. Передача данных на информационный выход устройства осуществляется с частотой 4 по п,г 4 каналам с номерами, кратными 4.Если сигнал Упр.вых. в одном такте равен 1, а в семи последующих О, то в блок 6 в первом такте (Упр.вых.=1) с частотой ) записываются одновременно восемь тестовых наборов. Передача лзнных на информационный выход устройства осуществляетсяя с частотой 8) по гг/8 каналам с номерами кратными 8.В режиме регистрация ответные реакции объекта испытаний прихолят на периый информационный вход блока 1, полключецный к...

Номер патента: 1387042

Опубликовано: 07.04.1988

Авторы: Грановский, Мельников

МПК: G11C 19/00

Метки: буферное, запоминающее

...в регистр 4. Считанная по этому адресу информация с выхода 16 может быть передана потребителю по входу 21 строба чтения. По сигналу с выхода дешифратора 7, поступающему на тактовый вход триггера 9, триггер возвращается в исходное состояние и элемент И - НЕ 10 запирается. В результате блокируются счетчик 12 и дешифратор 7, На этом 4-тактный цикл считывания заканчивается. Описанный цикл считывания повторяется с поступлением на триггер 9 сигнала чтения.В случае одновременного поступления в устройство совпадающих по фазе сигналов записи и чтения совместно срабатывают триггеры 8 и 9. При этом включается один из элементов И - НЕ, так как наличие взаимно блокирующих связей между элементами И - НЕ исключает совместное включение двух...

Номер патента: 1388951

Опубликовано: 15.04.1988

Авторы: Володарский, Исмагилов, Михеев, Фрадкин

МПК: G11C 19/00

Метки: буферное, запоминающее

...теперь указывает адрес следующего цикла записи в накопитель, разблокируется прохождение сигнала чтения через элемент И 2, снимается сигнал с выхода 18.Если реверсивный счетчик 10 сброшен (в результате полного наполнения блока 12 памяти), то устанавливается триггер 6, что блокирует прохождение сигнала записи через элемент И 1.На этом цикл записи заканчивается.При поступлении импульса чтения на вход 16 происходит цикл считывания числа по адресу, определяемому счетчиком 9. Цикл чтения аналогичен циклу записи. К концу цикла чтения содержимое счетчика 9 увеличено на единицу, содержимое счетчика 10 уменьшено на единицу, триггер 6 сброшен, триггер 7 установлен или сброшен в зависимости от содержимого счетчика 10. 25 Зг, 40 45 50 5 с При...

Номер патента: 908230

Опубликовано: 23.04.1988

Авторы: Кассихин, Хайновский

МПК: G11C 11/40, H03K 19/08

Метки: буферное, выходное

...напряжения.Пусть, теперь напряжение на вход ой шине 23 снижается и проводимость ранэистора 5 значительно падает, следствие этого нагрузочный транистор обедненного типа 1 повышает потенциал на затворах транзисторов 6 и 7, вызывая их отпирание и снижение их стоковых потенциалов. В силу происходящего разряда затворов транзисторов 9 и 11 их стоковые потенциалы могут повышаться. Вследствие того, что ток нагрузочного транзистора 4 протекает только на затвор транзистора 10 с нулевым пороговым напряжением, а при заряде транзистора 10 вызванный этим ток транзистора 10 заряжает исток этого транзистора, повышая его потенциал, затвор транзистора 10 представляет для инверторного каскада на транзисторах 4 и 9 меньшую емкостную нагрузку, чем...

Номер патента: 1396158

Опубликовано: 15.05.1988

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...на вход управления мультиплексора 4, подключает к адресным входам блока 1 памяти выходные сигналы регистра 10,При поступлении по входу 17 управления чтением запроса на чтение данных к адресным входам блока 1 памяти подключаются выходы счетчика 7 (на входах управления мультиплексора 4 - низкие уровни сигналов), который является формирователем текущего адреса чтения данных. Сигнал по входу 17 разрешает прохождение считанных из блока 1 памяти данных на группу 3 информационных выходов. Задним фронтом сигнала на входе 17 производится модификация содержимого счетчика 7 (добавляется единица) и счетчика 9 (вычитается единица). Чтение последующих информационных слов производится аналогично.Реверсивный счетчик 9 имеет разрядность, на единицу...

Номер патента: 1397968

Опубликовано: 23.05.1988

Авторы: Бондаренко, Околотенко, Петренко, Шульгина

МПК: G11C 19/00

Метки: буферное, запоминающее

...второй блок 6 сравнения сигналом высокого логического уровня со своего выхода разрешит прохождение синхрЬимпульса записи через первый элемент И 8 на узль устройства, одновременно,с этим разрешив прохож 1397968дение синхроимпульса записи на счетный вход счетчика 7, поскольку второй элемент И 8 дбудет открыт сигналом высокого логического уровня, поступающим на его второй вход с выхода элемента И-НЕ 14, Под воздействием этого синхроимпульса содержимое счетчика 7 увеличивается на единицу, С выхода первого элемента И 8 синхроимпульс записи через элемент .ШИ 9 поступает на счетный вход счетчика адреса, где сформируется адрес для записи повторяющейся кодовой комбинации. Кроме этого, через некоторое время, определяемое первым элементом13,...

Номер патента: 1399821

Опубликовано: 30.05.1988

Авторы: Александров, Антонов

МПК: G11C 19/00

Метки: буферное, запоминающее

...9 импульсов и отпирает его, Формирователь 9 импульсов представляет собой самовозбуждаюший генератор с управляющим входом,Непрерывная последовательность импульсов с выхода формирователя 9 поступает на счетный вход счетчика 6, который считает до тех пор, пока к коммутатору 2 не окажется подключен регистр 1, имеющий "1" в маркерном разряде, а формирователь 9 не окажется запертым, Если информация записана в несколько регистров, то с приходом импульса считывания на выходе формирователя 9 успеет появиться только один импульс, посредством которогЬ к выходу информации будет подключен следующий по порядку адресов регистр 1 с неиспользованной информацией, Если же в регистрах 1 нет ни одного неиспользованного числа, т,е, во все...

Номер патента: 1401466

Опубликовано: 07.06.1988

Авторы: Козорезов, Митрев, Осинский, Рец, Тоценко

МПК: G06F 12/00

Метки: буферное, вершин, графа, запоминающее, нумерации

...А.Мишин Редактор Н.Лазаренко Техред М.Ходанич Корректор Л.ПилипенкоЗаказ 2786/48 Тираж 704 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий1 13035, Москва, Ж, Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 Изобретение относится к вычислительной технике и может быть использовано в качестве буферного запоминающего устройства при решении задачна графах.Целью изобретения является расширение функциональных воэможностейустройства за счет определения номеров чисел входной последовательностибеэ пропусков и повторений.На чертеже показана блок-схемапредлагаемого устройства.Устройство содержит дешифратор1, группу из Р триггеров 2, где Р - 15количество различных...

Номер патента: 1405090

Опубликовано: 23.06.1988

Авторы: Никитин, Овчинников

МПК: G11C 19/00, H03K 5/06

Метки: буферное, запоминающее

...поступают сигналы с выходов разрядов регистра 2, свидетельствующие о наличии единиц в регистре 2, а следовательно, кодограмм в регистрах 1 -- 1 сь при наличии которых на выход 12 поступает сигнал Готов к выдаче очередной кодограммы и сигнал на вход опроса бло.ка 3. Блок 3 опроса регистра адреса представляет собой схемно набор ключей, на которые выводится информация (поразряд 5 10 15 20 25 30 2но) о наличии единиц в регистре 2 адреса, и опрос осуществляется до первой найденной единицы справа налево, после чего при нахождении этой единицы сигнал об этом поступает на соответствующий вход управления коммутатора 4, переключающегося на выход числа с соответствующих входов числа коммутатора 4 на выходы 11 устройства. При поступлении на...

Номер патента: 1411830

Опубликовано: 23.07.1988

Авторы: Веселовский, Гриц

МПК: G06F 12/00, G11C 19/00

Метки: блоков, буферное, запоминающее, информации, отображения

...И 31 - сигнал синхронизациисуммирования для сумматоров 9 и .О,Значения преобразованных коордонатХ и У на (+1)-ом шаге оцределяется в соответствии со следукюцими выражениями: ков 32 и 33 блока 2 коррекции нелинейных искажений сканирующих устройств. Сигналы выбора входов А муль-:типлексоров 7 и 8, к которым подключены выходы регистра 5 и выходы регистра 6, формируются элементом И"ИЛИ26 при условии наличия сигнала с выхода элемента И 14 и режиме работыс преобразованием поворота координатпри записи или же при наличии сигнала с выхода элемента И 15 и режимеработы с преобразованием поворота ко"ординат при чтении, Входы В мультиплексоров 7 и 8, к которым подключены выходы регистра 6 для мультиплексора 7 и вторые (инверсные) выходырегистра 5...

Номер патента: 1417039

Опубликовано: 15.08.1988

Авторы: Борискин, Жиров, Лаврешин, Тимашев, Цакоев

МПК: G11C 19/00

Метки: буферное, запоминающее

...одновибратор 8 30. Выработанный одновибратором 8 30 импульс, прой. дя через элемент И-НЕ 34, поступаетна суммирующий вход счетчика адреса чтения, вычитающий вход счетчика объема накопителя, модифицируя их значения (задним фронтом). Одновременно он блокирует на элементе И 10 поступ ление входных данных на вход-выход накопителя, задает режим чтения накопителю (через элементы НЕ 40, ИЛИ 4 1) и записывает считанные данные в выходной регистр 7 числа, в то же время задним фронтом устанавливает Р- триггер 11 в лог. "1", и на его инверсном выходе появляется сигнал лог, "0". Этот уровень блокирует (на элементе И-НЕ 32) механизм автоматического чтения и одновременно вьдает" ся на выход устройства "Готовность", сообщая о том, что очередные данные...

Номер патента: 1417040

Опубликовано: 15.08.1988

Авторы: Богданов, Зубцовский, Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...уровня сигнала на входах 14 и 15. При этом выходной сигнал формирователя 27 стробирует дешифратор 31 и выполняет отключение от входа 5 питания тех из блоков 1 -1 щ, данные в которые не записаны. 11 ри выполнении операции чтения на вход 16 поступает запрос чтения, который, воздействуя на дешифратор 29, обеспечивает чтение на выходы 3 данных из последней заполненной в режиме записи ячейки последнего из блоков 1 -1 адрес которой содержит 1 Мфся в счетчике 32. По окончании чтения задним фронтом сигнала на входе 16, проходящим через элементы И 21 и ИЛИ 36, из содержимого счетчиков 32 и 33 вычитается единица. Чтение последующих информационных посылок осуществляется аналогично. После того, как чтение данных из 1-го (где 1( сМ) блока...