Буферное запоминающее устройство для нумерации вершин графа

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИК 8014 6 Р 12/00 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ЗОБРЕТЕНИ ОПИСА ЛЬСТВУ ТОРСКОМУ СВИ ти, группу из пу из Р счетч лемент И 6 и ржки. Устройс образом, Пер уляют все сче т в единичное Р элеков 4,руппуво ра 21Г.Г.Митрев (ВС и С.А.Козоресосто льство СССР(54) БУФЕРНОЕ ЗАПОМИНАЮЖЕ УСТРОИСТВО ДЛЯ НУМЕРАЦИИ ВЕРШИН ГРАФА(57) Изобретение относится к областивычислительной техники и может бытьиспользовано в качестве буферного запоминающего устройства при решениизадач на графах, Целью изобретенияявляется расширение функциональныхвозможностей устройства за счет определения номеров чисел входной последовательности беэ пропусков и повторений, Устройство содержит дешифратор1, группу из Р триггеров 2, где Р -количество различных чисел во входной одов. элеме счетч тенЭтимИ 6 ков 4 пЧерез в7 эадерж хода со прещает тем сче вует вы Далее р при эт т номерам чиселвательности. 1 ил соответстводнои после м(56) Авторское свидет752362, кл. С 06 САвторское свидетелУ 1120407, кл, С 06 Р последовательнос ментов И 3, груп элемент ИЛИ 5, э элементов 7 заде ботает следующим чалом работы обн 4 и устанавливаю ие все триггеры вания тактовых и 2, С частотои следоФмпульсов на вход детора 1 начинают поступа одной последовательност тор преобразует код чис ал на одном из своих вых потенциалом открывается и на счетные входы всех ступает один тактовыи импульс емя, определяемое элементом ки, нулевой потенциал с вытветствующего триггера 2 задальнейший счет импульсов чиком 4, который соответст- Я ранному выходу дешифратора 1. бота устройства повторяется, фкоды, накопленные счетчика аЬ1401466 чисел последовательности, единичныйпотенциал с его выхода, соответствующего данному числу, не проходитчерез элемент И 3, заблокированныйнулевым потенциалом с выхода соответствующего триггера 2. Элемент И 6закрыт нулевым потенциалом с выходаэлемента ИЛИ 5 и тактовый импульсне проходит на счетные входы счетчиков 4, Это обеспечивает нумерациючисел входной последовательности безпропусков и повторений. Формула и з обре т е н и я Составитель А.Мишин Редактор Н.Лазаренко Техред М.Ходанич Корректор Л.ПилипенкоЗаказ 2786/48 Тираж 704 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий1 13035, Москва, Ж, Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 Изобретение относится к вычислительной технике и может быть использовано в качестве буферного запоминающего устройства при решении задачна графах.Целью изобретения является расширение функциональных воэможностейустройства за счет определения номеров чисел входной последовательностибеэ пропусков и повторений.На чертеже показана блок-схемапредлагаемого устройства.Устройство содержит дешифратор1, группу из Р триггеров 2, где Р - 15количество различных чисел во входнойпоследовательности, группу из Р элементов И 3, группу из Р счетчиков 4,элемент ИПИ 5, элемент И 6 и группуэлементов 7 задержки. 20Устройство работает следующим образом,Перед началом работы обнуляютвсе счетчики 4 и устанавливают в еди.ничное состояние все триггеры 2. 25С частотой следования тактовых импульсов на вход дешифратора 1 начинают поступать. числа входной последовательности. Дешифратор преобразуеткод числа в потенциал на одном из 30своих выходов; Этим потенциалом отк-.рывается элемент И 6 и на счетныевходы всех счетчиков 4 поступает одинтактовый импульс. Через время, определяемое элементом 7 задержки ну-у 5левой потенциал с выхода соответствующего триггера 2 запрещает дальнейший счет импульсов тем счетчиком 4,который соответствует выбранному выходу дешифратора 1, Далее работа устройства повторяется, при этом коды, накопленные счетчиками 4, соответствуют номерам чисел во входной .последовательности, В случае, еслина вход дешифратора 1 поступает число, которое уже встречалось среди Буферное запоминающее устройство, для нумерации вершин графа, содержащее элемент И, группу иэ Р триггеров, где Р - количество различных чисел во входной последовательности, группу из Р элементов И и дешифратор, вход которого является информационным входом устройства, о т л и ч а ю щ ее с я тем, что, с целью расширения функциональных возможностей устройства за счет определения номеров чисел входной последовательности без пропусков и повторений, в него введены группа из Р счетчиков, группа из Р элементов задержки и элемент ИЛИ, выход которого подключен к первому входу элемента И, второй вход которого является тактовым входом устройства, а выход подключен к счетным входам всех счетчиков группы, причем К-й выход дешифратора (К=1,Р) подключен к первому входу К-го элемента И группы и к входу установки в "0" К-го триггера группы, выход которого подключен к входу элемента задержки, вьгход которого подключен к входу разрешения счета К-го счетчика группы и к второму входу К-го элемента И группы, выход которого подключен к К-му входу элемента ИЛИ,