Буферное запоминающее устройство

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК ч 1 1 АС 11 С 11/О АНИЕ ИЗОБРЕТЕ ТВ ство содержит блок памяадреса, регистр числа,рой блоки сравнения, счетний, распределитель импулгер, элементы И, ИЛИ, И-Нты задержки, Цель изобретгается записью по каждомунакопителя контрольного кчества тактов устройствавой информацией на входах ти, пер етчи к: 19 А.Г. Бондаренко Шульгина 68652,68.льство СССРС 11/00, 1985 о ина счи контрольныи код поступает входы блока сравнения, друды которого соединены с высчетчика повторений, В случае ения блокируется работа счет- реса и разрешается инкрементисчетчика повторений до моменнения. В результате информавыходе устройства остается енений в течение времени, заго контрольным кодом. 1 ил. ывани на гие вх ходами несрав чика ад рование та сравция на ез измаваемо ОСУДАРСТ 8 ЕККЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТГЧИЙ И ОТКРЫТИИ А ВТОРСКОМУ СВИДЕТ(54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО(57) Изобретение относится к вычислительной технике и может быть использовано в системах передачи и приема данных, в частности, при обработке информации от абонентов в порядке ее поступления. Целью изобретенияявляется повышение достоверностифункционирования устройства. Устройвый и втоик повторе сов, триг- элеменния достиадресу ца коли 1397968Изобретение относится к вычислительной технике и может быть использовано в системах передачи и приема данных, в частности при обработке информации от абонентов в порядке ее поступления.Целью изобретения является повышение достоверности функционирования устройства, 1 ОНа чертеже представлена структурная схема запоминающего устройства.Устройство содержит накопитель 1, блок 2 записи, блок 3 считывания, счетчик 4 адреса, дешифратор 5, блоки б и 6сравнения, счетчик повторений, элементы И 8, -8, элементы ИЛИ 9, и 9, элемент НЕ 1 О, регистр 11 числа, триггер 12, элементь 1 1 3, и 13задержки, элемент И-НЕ 14, 20 вход 15 записи, вход 16 считывания, информационные входы 17 и вьжоды 18.Блоки 1,2,3 и 5 объединены в блок 19 памяти, а элементы 8 з, 8 и 10 в распределитель 20 импульсов. 25В качестве триггера 12 могут быть использованы ВБ-триггеры или счетные триггеры, В первом случае Б-вход триггера должен быть соединен с выходом элемента И 8 а Е-вход - с вы 30 ходом второго элемента 13 задержки. Если использован счетный триггер, то Б-вход должен быть соединен с выходом элемента И 8, а тактовый вход - с выходом второго элемента 13 задержки.Устройство работает следующим образом.Перед работой счетчик 4, регистр11, счетчик 7 и триггер 12 обнуляются. На выходе триггера 12 - высокийлогический уровень. Входная информация параллельным кодом поступает одновременно на информационнье входы входного регистра 11 и на входы вто рого блока б сравнения. Второй блок 6 сравнения сравнивает информацию, записанную во входной регистр 11 числа в предыдущем такте записи с той информацией, которая появилась на входах устройства к приходу последующего синхроимпульса записи. В случае, если к последующему такту записи информация на входах устройства измениласв хотя бы в одном разряде своей кодовой комбинаций, то вьсокий55 логический уровень с выхода второго блока б сравнения разрешает прохождение синхроимпульса записи через первый элемент И 8, второй элементИЛИ 9, на счетный вход счетчика 4адреса, который формирует новый адрес для записи слова входной информации. Кроме того, синхроимпульс заси с вьжода второго элемента ИЛИ 9через первый элемент 13, задержки поступает на синхровход блока 2 записи,при этом информация с выходов регистра 11 числа переписывается в основные, а показания счетчика 7 - в дополнительные разряды ячейки накопителя 1. Через первый 13, и второй 13элементы задержки синхроимпульс записи поступает на вход "Сброс" счетчика 7, тем самым обнуляя его, и насинхровход регистра 11 числа, приэтом информация, присутствующая вэтот момент на входах устройства,запишется в регистр, Дальнейшая запись новых кодовьж комбинаций происходит аналогично,Если же, начиная с какого-то момента времени, входная информацияостается неизменной в течение нескольких тактов записи, то, появившись на входах устройства впервые с приходом очередного синхроимпульса записи, она запишется в регистр 11 числа, после чего второй блок 6 сравнения сигналом низкого логического уровня со своего выхода, заблокировав первый элемент И 8, запретит прохождение последующих синхроимпу,цьсов записи на счетный вход счетчика 4 адреса и другие узлы устройства.Низкий логический уровень на выходе второго блока 6 сравнения инвертируется элементом И-НЕ 14. Высокий логический уровень с его выхода разблокирует второй элемент И 8, благодаря чему синхроимпульс записи через первый элемент ИЛИ 9, поступит на счетный вход счетчика 7 повторений, который считает количество тактов повторяющейся информации, и первый вход триггера 12, переключая его в единичное состояние. При этом на выходе триггера устанавливается низкий логический уровень. Как только входная информапия изменится, то к приходу синхроимпульса записи второй блок 6 сравнения сигналом высокого логического уровня со своего выхода разрешит прохождение синхрЬимпульса записи через первый элемент И 8 на узль устройства, одновременно,с этим разрешив прохож 1397968дение синхроимпульса записи на счетный вход счетчика 7, поскольку второй элемент И 8 дбудет открыт сигналом высокого логического уровня, поступающим на его второй вход с выхода элемента И-НЕ 14, Под воздействием этого синхроимпульса содержимое счетчика 7 увеличивается на единицу, С выхода первого элемента И 8 синхроимпульс записи через элемент .ШИ 9 поступает на счетный вход счетчика адреса, где сформируется адрес для записи повторяющейся кодовой комбинации. Кроме этого, через некоторое время, определяемое первым элементом13, задержки, этот же синхроимпульс поступит на блок 2 записи, при этом ин формация с выхода регистра 11 числа переписывается в основные, а показания счетчика 7 - в дополнительные разряды ячейки памяти накопителя 1, Еще более задержанный вторым элементом 13 задержки синхроимпульс эаписи поступает на второй вход триггера 12, возвращая его в исходное состояние (высокий логический уровень на выходе), на вход "Сброс" счетчика 7 повторений, тем самым обнуляя его, и на синхровход записи в регистр 11 числа. При этом в регистр записывается новая информация. Величину задержки 7, и с, , на которую настраиваются соответственно первый 13, и второй 13 элементы задержки, необходимо выбирать исходя из того, что сначала необходимо сформировать адрес, по которому запишется информация, затем после окончания переходных процессов в регистре адреса переписать в накопитель, имеющий основные и дополнительные разряды ячеек памяти, информацию с регистра 11 числа и счетчика 7 повторения, после чего обнулить счетчик и записать во входной регистр новую информацию. Считывание инфоомации из устройства производится следующим образом. Из внешнего ; стройства на вход считывания поступают синхроимпульсы, каждый из которых соответствует одному такту выходной информации, Считывание информации производится по заднему фронту импульса считывания, Если в дополнительных разрядах накопителя 1 записаны нули, т.еинформация не повторялась, то на выходе первого блока 6 сравнения появится сигнал высокого логического уровня(счетчик 7 перед работой обнуляется),разрешая прохождение синхроимпульсов считывания через четвертый элемент И 8 и второй элемент ИЛИ 9на счетный вход счетчика 4 адреса,который по переднему фронту импульсасчитывания формирует адрес ячейкинакопителя, В каждом такте считывается информация иэ следующей по порядкуячейки памяти накопителя 1.Если в очередной ячейке в дополните.альных разрядах записано какоелибо значение, то на выходе первогоблока 6, сравнения появится низкийлогический уровень, четвертый элемент И 8 будет заблокирован, импульсы считывания не смогут поступатьна счетный вход счетчика 4 адреса.Низкий логический уровень с выходапервого блока 6, сравнения инвертируется элементом НЕ 10, разблокируятем самым третий элемент И 8 з, через 25 который импульсы считывания поступает на первый элемент ИЛИ 9 а с него - на счетный вход счетчика 7. Счеттактов синхроимпульсов считыванияпродолжается до момента совпадениязначения счетчика 7 со значением,записанным в дополнительных разрядахячейки памяти накопителя 1. При совпадении работа продолжается аналогично описанному, сигнал с выхода второго элемента ИЛИ 9 сбросит показания 35счетчика 7.формула и з о б р е т е н и я Буферное запоминающее устройство, 40 содержащее регистр числа, информационные входы которого являются одноименными входами устройства и соединены с входами первой группы второго блока сравнения, входы второй группы 45 которого подключены к выходам регистра числа и к входам информационных разрядов блока памяти, входы служебных разрядов которого соединены с выходами счетчика повторений и с вхо О дами первой группы первого блокасравнения, входы второй группы которого подключены к выходам служебных разрядов блока памяти, выходы информационных разрядов которого являются 55 информационными выходами устройства,а адресные входы соединены с выходами счетчика адреса, синхровход которого подключен к выходу второго элемента ИЛИ и к выходу первого эле1397968 оставитель О,Исаеехред М,Дидык Редактор Л.Гратил Корректор М.Демчик аж 590 аказ 2273/5 дписно ВНИИПИ Государственного комитета СССР по делам изобретений и открытий113035, Москва, Б, Рауаская наб ,д. 4/5 л, Проектная тие, г. Уж мента задержки, выход которого соединен с входом записи Блока памяти и с входом второго элемента задержки, выход которого подключен к синхро 5 входу регистра числа и к входу сброса счетчика повторений, синхровход которого соединен с выходом первого элемента ИЗБ 1, входы ко 1 орого подключены соответственно к выходу второго элемента Ик первому выходу распределителя импульсов, импульсный вход которого является входом считывания устройства, а управляющий вход и второй выход соединены соответственно с выходом первого блока сравнения и с первым входом второго элемента ИЛИ, второй вход которого подключен к выходу первого элемента И, первый роиэводственно-полиграфическое пре вход которого соединен с первымвходом второго элемента И и являетсявходом записи устройства, второйвход первого элемента И подключен квыходу второго блока сравнения, о тл и ч а ю щ е е с я тем, что, сцелью повышения достоверности функционирования устройства, в него введены триггер и элемент И-НЕ, причемвходы три гера соединены соответственно с выходом второго элементаИ и с выходом второго элемента задержки, инверсный выход триггера подключен к первому входу элементаИ-НЕ, второй вход и выход которогосоединены соответственно с выходомвторого блока сравнения и с вторымвходом второго элемента И,