Патенты с меткой «буферное»

Номер патента: 990076

Опубликовано: 15.01.1983

Авторы: Клаус, Хильмар

МПК: B61G 5/06

Метки: буферное, механическое, подвижного, рельсового, состава, сцепное, центральное

...тягового и тормозного тока каждого транспортного средства требуется бдин перемещаемый выступ световода. В выемке 4 кабельного соединения 2 установлен другой световодныйблок 11, торцовая поверхность 12 которого утоплена внутрь соответствующей поверхности 7 и которая имеетвыемки 13 в соответствии с длиной иисполнением . толкателей 8 и 14,выступающие над контактодержателем 4 О3, и стационарный выступ-световод15, выступающий над поверхностью 12и совпадающий с выступом световода10. Световодные блоки б и 11 по своим наружным контурам выполнены одинаково, причем контактодержательимеет ступень 16, расширяющую выемку4, а между контактодержателем 3 иблоками б и 11 имеется зазор, который заполнен эластичным вкладышем17, так что обеспечена...

Номер патента: 991512

Опубликовано: 23.01.1983

Авторы: Гусынин, Олеринский

МПК: G11C 19/00

Метки: буферное, запоминающее

...р, р триггеров 2,р элементов ИЛИ 3 первой группы,Рэлементов ИЛИ 4 второй группы,элементы И 5 первой группы, р элементов И 6 второй группы, р -1 зле" Звментов ИЛИ 7 третьей группы, рэлементов ИЛИ 8 четвертой группы, 2 р элементов ИЛИ 9 пятой группы, рэлементов И 10 третьей группы, инвертор 11 дополнительный ргитр 12 фдополнительный триггер 13, первыеинформационные входы 1 М, вторые информационные входы 15, вход 16 записи, вход 17 записи, вход 18 тактовыхимпульсов, вход 19 считывания, инФормационные выходы 20.Устройство работает следующим образом,На вход 18 постоянно поступаюттактовые импульсы, частота которыхне ниже частоты записи информации,Запись информации в буферное запоминающее устройство может производиться через первый...

Номер патента: 993333

Опубликовано: 30.01.1983

Авторы: Мелешко, Трофимов

МПК: G11C 19/00

Метки: буферное, запоминающее

...сигнал записи (один раз за преиод обращения счетчика 4), поступающий на вход 34 записи накопителя 1. Так как фазовые состояния счетчика 2, являющегося адресным, и счетчика 4, работающего при записи, после воздействия сигнала начальной установки одинаковые и коэффициенты счета их равны, то первь-й информационный знак записывается по первому адресу. После окончания действия импульса записи по входу 7 формирователь 6 вырабатывает одиночный импульс вычитания, запрещающий прохождение адреоного импульса первого такта через элемент И 8, при этом фаза счетчика 4 и,счетчика 30 изменяется на один шаг по сравн(Вию с фазой счетчика 2. При постуилении слецуюшего информационного знака, сопровождаемого сигналом записи, происходит запись...

Номер патента: 993477

Опубликовано: 30.01.1983

Авторы: Авдеев, Кружанов, Эннс

МПК: H03K 19/00

Метки: буферное, логическое, ттл

...с анодом диода 17, Коллектортранзистора 15 соединен через резистор 18 с шиной 3 питания и черезрезистор 19 - с обцей шиной 8, атакже с базой транзистора 20Эмиттер транзистора 15 и эмиттер транзистора 20 соединены с эмиттеромтранзистора 16, Коллектор транэистора 20 является выходом устройства,реализующим функцию инверсии. Катоддиода 17 соединен с ключом 21, атакже соединен С базой двухэмиттерного транзистора 22 и через резистор 23 - с шиной 3 питания, Второй конец ключа 21 соединен с общей ши- .ной 8. Первый эмиттер транзистора 22соединен с коллектором транзистора16, второй - с коллектором транзистора 20, коллектор транзистора 22соединен с шиной 3 питания. Коллек-тор транзистора 20 соединен черезрезистор 24 с шиной 3 питания, Коллектор...

Номер патента: 995123

Опубликовано: 07.02.1983

Авторы: Рябцов, Светников

МПК: G11C 19/00

Метки: буферное, запоминающее

...элемент- И 46, второй типа назначения означает, что дан"элемент ИЛИ 47, второй и третий эле- ное сообщение достаточно выдать вменты задержки 48 и 49. один из блоков обработки, которымКоличество входов элемента 42 ИЛИ в коде назначения соответствуют "едисоответствует количеству блоков об" ница", а нулевой признак типа назнаработки в устройстве. чения означает, что данное сообщеПервый разряд. регистра 27 подклю- ние должно быть выдано в каждый изчен к первому, входу блока 2. %дини- указанных блоков обработки.ца" в некотором разряде регистра 27 Входное информационное слово заявляется признаком наличия информа- писывается тактовым импульсом в перции в соответствующей ячейке памяти вую ячейку памяти, а признак налиблока 1, а "ноль" -...

Номер патента: 1003145

Опубликовано: 07.03.1983

Авторы: Кауров, Шаверин

МПК: G11C 19/00

Метки: буферное, запоминающее

...на единичном выходе первого триггера 2 и на ну.- левом выходе второго триггера блокируют первый элемент И-НЕ 4 и согнал перезаписи информации во второй регистр 1 заканчивается, при этом раз5 1 ОО 31 блокируется второй элемент И-НЕ сигнал на выходе которого разрешает перезапись информации в третий ре гистр 1 з, Таким образом, осуществляется последовательный сдвиг информации, поступившей в запоминающее уст. ройство, до регистра, элемент И-НЕ 4 схемы управления которого заблокирован сигналом с нулевого выхода триггера схемы управления следующего регистра. После окончания сигнала перезаписи информации в последний регистр 1 п и при наличии сигналов на входах12 и 13 триггер схемы управления последнего регистра возвращается в ис.- ходное...

Номер патента: 1008793

Опубликовано: 30.03.1983

Авторы: Давиденко, Комиссаров, Куликов, Победоносцев, Руденко, Солецкий

МПК: G11C 11/00

Метки: буферное, запоминающее

...и 21, фиг, 4). При выполнении соотношений ТрТИ+С и Т )ТИ+й в течение длительности сигналов ЗП и СЧ при любых фазовых соотношениях между ними можно выделить один целый импульс записи У 1 и один целый импульс считывания У 2, разнесенные во времени. Поступая на коммутатор 4, эти, сигналы подключают код с выхода счетчика 2 адреса записи или счетчика 3 адреса считывания на адрес 5 1 о 15 2 о 25 зо З 5 ные входы накопителя 5. Из импульсовУ 1 и У 2 на выходах 22, 25 и 26 блока 1 управления соответственно Формируются узкие стробы записи У 3 (диаграмма 22, Фиг. 3) и по заднимфронтам - тактовые импульсы У 4 и У 5(диаграммы 25 и 26 Фиг. 4). Крометого, на выходах 29 и 30 блока 1 управления Формируются маркеры И 1 иИ 2 (диаграммы 29 и 30, фиг. 4)...

Номер патента: 1015443

Опубликовано: 30.04.1983

Авторы: Белоусов, Дронов, Титарев

МПК: G11C 19/00

Метки: буферное, запоминающее

...16-18, триггеры 19 и 20, элемент21 задержки, информационные входы22, .первый и второй синхроиизирующие входы 23 и 24, информационные 35выходы 25, выход 26 "Запрет передачи" устройства, выход 27 "Запретфустройства, а также управляющийвход 28,Устройство работает следующим об Оразом.Перед началом работы устройствоприводится в исходное состояние врезультате чего .все триггеры 2 " - 2ив каждом регистре 1 - 1 , счетчик 81 Пи триггеры 19 и 20 находятся в исход-.ном, нулевом состоянии, в первыйразряд. регистра 7 записана ф 1". После этого устройство готово к работе.Затем на информационные входы 22устройства поступает первое информационное слово, сопровождаемоесинхроимпульсом СИ 1, поступающНм повторому синхронизирующему входу 24,Это...

Номер патента: 1019492

Опубликовано: 23.05.1983

Авторы: Комаров, Морозов, Трофимов, Филимонков

МПК: G11C 11/00

Метки: буферное, запоминающее, самоконтролем

...ошибки, выход которого соединен с первыми входами формирователей управляющих сигналов, управляющим входом формирователя сигналов считывания и вторым входом элемента ИЛИ, выход которого подключенк входу счетчика, а третий вход элемента ИЛИ - к тактовому выходуформирователя сигналов считывания,информационный выход которого соединен с управляющим входом выходного регистра и вторыми входами формирователей управляющих сигналов,третий вход и другие выходы которыхявляются соответственно управляющими входом и,выходом разрешения записи устройства, информационными входом и выходом разрешения считывания которого являются соответственно четвертый вход переключателя иуправляющий выход формирователясигналов считывания. На фиг. 1 приведена...

Номер патента: 1019495

Опубликовано: 23.05.1983

Авторы: Довгаль, Колесников, Мельниченко

МПК: G11C 19/00

Метки: буферное, запоминающее

...быраспределение информации между модулями БЗУ по мере их заполнения.Целью изобретения является расширение области применения буферногозапоминающего устройства за счет егоотключения от канала обмена даннымипосле заполнения информацией.Поставленная цель достигаетсятем, что в буферное запоминающееустройство, содержащее накопитель,адресные входы которого подключенык выходам первого и второго блоковэлементов И, первый адресный счетчиквыход которого подключен к однимвходам первого блока элементов И иблока сравнения, второй адресныйсчетчик, выходы которого подключены к одним входам второго блока элементов И и к другим входам блока сравнения, выход блока сравнения подключен к одному из входов первого элемента И, другой вход которого...

Номер патента: 1020287

Опубликовано: 30.05.1983

Авторы: Мац, Попов

МПК: B61G 11/16

Метки: буферное, противоаварийное

...предназначено для аварийного ограничения движения и остановки тел, обладающих большой кинетической энергией.Известно противоаварийное буФерное.5 устройство, содержащее подвижное осно.вайие для взаимодействия с ударным. объектом и неподвижное основание, связанное с деформируемыми элементами С 1. 1 ОНедостатками такого устройства являются сложность в изготовлении, а также малая достоверность значений пластических деформаций нри определении их расчетным путем. 35Цель изобретения - упрощение конструкции и повышение надежности работы путем пластических деформаций деформируемых элементов при растяжении.Указанная цель достигается тем, что в противоаварийном буферном устройстве, содержащем подвижное основание для взаимодействия с ударным...

Номер патента: 1022221

Опубликовано: 07.06.1983

Авторы: Качков, Кондратьев, Фирсов

МПК: G11C 19/00

Метки: буферное, запоминающее

...вхоце 49 устройства: устанавливается при записи каналом информации в память. На входе 50 устрой 45 ства устанавливается "1" в случае, если процессор обращается к памяти эа коман цой, а в случае обращения аа операндом устанавливается "0, Сигнал на управляю шем входе 47 запоминается сначала в триггере 14, а затем в триггере 17,Всякий раз, когца на оцном из вхоцных управляющих входов 47-49 устройства появляется "1", в регистр 4 заносится, ацрес колонки накопителя 5 ацресов. Изадресуемой колонки накопителя 5 адресов считывается И адресов, которые соответствуют информации, размещенной в у строках соответствующей колонки пако пителя 1. Затем в блоке 6 сравнения данные й адресов сравнивают с запрашиваемым ацресом, поступающим по...

Номер патента: 1024984

Опубликовано: 23.06.1983

Авторы: Гриц, Лупиков, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...управляющие выходы накопителейподключены ко входам третьей группы регистра состояния, выходы первой группы которых подключены ктретьим входам соответствующихблоков управления и ко входам элемента ИЛИ, выходы второй группырегистра состояния подключены кчетвертым входам соответствующихблоков управления, пятые и шестыевходы которых объединены и являются соответственно первыми н вторыми управляющими входами устройства, выходы третьей группы регистрасостояния подключены к входам второго блока приоритета, выходы которого подключены к седьмым входамсоответствующих блоков управления,восьмые входы блоков управленияподключены к другим выходам информационного регистра и являютсядругими информационными входами устройства, восьмые входы блоков...

Номер патента: 1027779

Опубликовано: 07.07.1983

Авторы: Бодня, Мамонов

МПК: G11C 19/00

Метки: буферное, запоминающее

...информационным входом устройства, 1(-входывсех триггеров объединены и являютсяпервым управляющим входом устройства, Э-вход одного триггера первойгруппы Э-к "триггеров является вторым 65 управляющим входом устройства, К -вход другого триггера первой группы Э -К- .триггеров является третьим управляющим входом устройства, содержит элемент ИЛИ и элемент задержки, выход которого подключен к С-входам одних триггеров, вход элемента задержки подключен к выходу элемента ИЛИ, один вход которого является вторым информационным входом устройства, другой вход элемента ИЛИ подключен к С-входам других триггеров, Я -входы одних триггеров .йэдключены к-входу другого триггера первой группы ЗК -триггеров, прямой выход одного триггера каждой из групп...

Номер патента: 1030855

Опубликовано: 23.07.1983

Автор: Протасеня

МПК: G11C 19/00

Метки: буферное, запоминающее

...введены формирователь сигналов, блоки сравнения по числу регистров данныхе5группы, вторая группа элементов И, - элемент И, элемент ИЛИ и счетчик импульсов, вход сложения которого подключен к выходу первого из элементов И второй группы, а выход - к первому входу элемента 9, выход которого соединен с первыми входами элементов И второй группы, выходы ко.торых подключены к входам записи одноименных регистров данных группы, причем вторые входы элементов И вто- рой группы, кроме последнего, соединены с выходами одноименных элементов ИЛИ втрой группы, второй вход каждого из которых, кроме последнего, подключен к выходу последующего элемента ИЛИ второй группы, вторые входы последних элементов И второй группы и элемента ИЛИ второй группы...

Номер патента: 1034069

Опубликовано: 07.08.1983

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...с входами элементов И-ИЛИ, третьи и четвертые входы которых соответствен но соединены с .выходами первого и второго счетчиков адреса, выход "Переполнение" первого счетчика адреса соединен с вторым входом триггера, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом элемента НЕ, а выход элемента И соединен с входом "Перенос" сумматора, выходы которого соединены с адресными входами накопителя.На чертеже представлена структурная схема буферного запоминающего устройстваУстройство содержит накопитель 1, сумматор 2, элементы 3 И-ИЛИ, элемент 4 НЕ, шину 5 кода операции, первый счетчик б адреса, второй счетчик 7 адреса, шину 8 модификации адреса записи, шину 9 модификации адреса чтения, третий счетчик 10...

Номер патента: 1048515

Опубликовано: 15.10.1983

Авторы: Алексеева, Дрожжинов, Трофимов

МПК: G11C 19/00

Метки: буферное, запоминающее

...ИЛИ является третьим управляющим входом устройства и подключен к установочному входу второго триггера, к сбросовым входам первого и второго счетчиков, выход Второго элементаИЛИ подключен к сбросовому входу первого триггера, выход третьего триггерявляется управляющим выхоаом устройства.1На чертеже приведена структурнаясхема предлагаемого устройства.Устройство содержит информационныйвход 1 накопителя 2, информационныйвход 3 устройства, управляющие входы 4и 5 накопителя 2, дешифраторы 6 и 7,входы 8 и 9 дешифратора 6, управляющийвход 10, счетчик 11, триггеры 12-14,вход 15 элемента И 16, выход 17 счетчика 11, блок 18 сравнения, вход 19блока 18 сравнения, счетчик 20, выход21 счетчика 20, вход 22 дешифратора 7,управляющий вход 23, элемент...

Номер патента: 1048516

Опубликовано: 15.10.1983

Авторы: Голубин, Кухнин, Лупиков, Маслеников, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...к выходам блока элементов И-ИЛИ, информационные 50 входы которого подключены к выходам первого и второго регистров, выходы сумматора подключены. к информационным входам накопителя и к информационным входам первого и второго регистров, 55 входы записи которых подключены к выходам соответственно первого и"второго элементов И, первые входы первого, втоНа вторые входы сумматора 6 поступает код модификации адреса с входов 16, По сигналу на входе 18 производится запись информационного слом через параллельные информационные входы 4 в регистр 2, запись кода с входа 17 кода длины формата в счетчик 10, а также происходит установка триггера 1 1 в еди3 104851 ничное состояние, которое разрешает прохождение импульсов синхронизации с входа 19 через...

Номер патента: 1049968

Опубликовано: 23.10.1983

Авторы: Гриц, Лупиков, Маслеников, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...введены первый и второ 3 счетчики, входы которых подключены к соответствующим входам адресного блока,и первый и второй блоки коммутации,45управляющие входы которых подключенык выходам соответствующих счетчиков,информационные входы накопителя подключены к выходам первого блока коммутации,информационные входы которого являютсяинформационнвми входами устройства, вы 50ходы накопителя подключены к информационным входам второго блока коммутации,выходы которого являются информационными выходами устройства,Кроме того блок коммутации содержит 55матрицу элементов И, дешифратор н регистр, входы которого являются информационными входами блока коммутации,информационные вХоды 2 накопителя,бпок 3 коммутации, выходы накопителя.вход 12 модификации...

Номер патента: 1053163

Опубликовано: 07.11.1983

Авторы: Скрипко, Шувариков

МПК: G11C 19/00

Метки: буферное, запоминающее

...устройства, которые синфазно поступают на его входы 39 и 40. Он содержит П суглматорон по модулю 2,Селектор -т окончангля кадра работает следующим образом. В исходном состсянигл на выходе 28 триггера 26 имеется сигнал. Поэтому признак начала кадра (бит.1), поступающий на входы 29 элементов И 25, Формирует ча выходе элемента И 25-1 сигнал. Этот сигнал через элемент ИЛИ 27 поступает на выход 30 селектора, а также на вход триггера 26, который перебрасывается, при этом снюлается сигнал с выхода 28 и Формируется на выходе 31, Поэтому признак окончания кадра (бит. 2), поступающий на вход 29, Формирует сигнал на выходе элемента И 25-2, с которого поступает на второй вход триггера 26, который возвращается в исходное положение, а также на...

Номер патента: 1065888

Опубликовано: 07.01.1984

Авторы: Гриц, Лупиков, Маслеников, Спиваков

МПК: G11C 11/00

Метки: буферное, запоминающее

...блока 5 формирования адреса. Вход первого элемента НЕ 8 соединен с шиной 6 КОД ОПЕРАЦИИ, а его выход подключен к третьему входу блока 5 формирования адреса и вторым входам элементов И 3 второй группы. Вход второго элемента НЕ 9 соединен с выходом сумматора 4 по модулю два, а его выход подключен к первому входу первого блока элементов И 10, второй вход которой соединен с выходом первого элемента НЕ 8. Первый и второй входы блока элементов И 11 соответственно подключены к выходу сумматора 4 по модулю два и входу первого элемента НЕ 8. Третьи входы первого 10 и второго 11 блока элементовИ подключены к шине 12 СИНХРОНИЗАЦИЯ. Блок 5 формирования адреса содержит счетчики адреса записи и чтения, элементы ИИЛИ, элементы И, пример реализации...

Номер патента: 1075310

Опубликовано: 23.02.1984

Авторы: Гриц, Лупиков, Маслеников, Светников, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...являются вторые входы триггеров.На чертеже изображена функциональная схема предложенного устройства.Устройство содержит накопитель 1,регистры 2, счетчик 3 адреса записи,счетчик 4 адреса считывания, блок 5задания приоритетов обращений, счетчик б слов, селекторы 7, триггеры 8,элементы И 9, дополнительные счетчики 10 адреса считывания, дополнительные счетчики 11 слов, первый 12,второй 13 управляющие входы и входы14 обращения устройства,Число регистров 2, селекторов 7,триггеров 8, счетчиков 4 и 10 адреса считывания и.счетчиков б и 11слов соответствует числу внешнихблоков обработки (не показаны), вкоторые выдается информация иэ буферного запоминающего устройства.Еслив различных сеансах работы устройства характер распределения каналовпо...

Номер патента: 1084890

Опубликовано: 07.04.1984

Авторы: Озеран, Слюсарь

МПК: G11C 19/00, G11C 29/00

Метки: буферное, запоминающее, самоконтролем

...к 5первому входу второго элемента И,выход которого является другим управляющим выходом устройства, второйвход второго элемента И подключен ксоответствующему выходу блока управления, выход второго триггера подключен к первому входу второго эле -мента И, выход которого являетсядругим управляющим выходом устройства, второй вход второго элемента 25И подключен к соответствующему ныхо.ду блока управления, вход элементаНЕ подключен к третьему входу первого триггера и к соответствующемувыходу блока управления. 30Второй сдвиговый.регистр предназначен для считывания побитно информации, хранимой в ЗУ, и выдачи словаили байта информации приемнику инФормации, что позволяет проводить З 5контроль данных, записанных в ЗУ попериметру. Кроме того, в...

Номер патента: 1084896

Опубликовано: 07.04.1984

Автор: Алюшин

МПК: G11C 19/02

Метки: буферное, запоминающее

...устройствопоступают на входы первого регистра данных, а затем переписываются в последующие регистры. Считывание информации осуществляется через блок элементов И, определяемый кодом в адресном регистре 3 ".1.Недостатком известного устройства является невозможность одновременной записи и считывания информации, так как для считывания информации по опредленному адресу необходимо дождаться, пока необходимые данные продвинутся в соответствующий регистр. Это снижает область использования устройства. Кроме того, продвижение информации от регистра к регистру снижает надежность ее хранения.Цель изобретения - расширение области применения за счет обеспечения возможности одновременного считывания и записи информации.Поставленная цель достигается...

Номер патента: 1090634

Опубликовано: 07.05.1984

Авторы: Баранов, Мазо, Павлов

МПК: B65G 17/42

Метки: буферное, конвейера, подвесного, сцепа, тележечного, толкающего

...21 и ползуном10 установлена пружина 22 сжатия, амежду упором 16 и ползуном 13 - пружина 23 сжатия,Буферное устройство тележечногосцепа подвесного толкающего конвейера работает следующим образом,При зацеплении толкателем 3 захватов 2 начинает перемещаться головная тележка 1 с соединенным с нейчерез цапфу 7 ползуном 10, при этомперемещается корпус 9, так как полэун10 в исходном положении через упор17 вследствие того, что пружина22 находится в поджатом состоянии,упирается в упор 15 корпуса 9.Вследствие действия инерции покоятележечного сцепа 4 ползун 13, соединенный с ним через цапфу 8, остаетсянеподвижным. Корпус 9 демпфера 6,передвигаясь относительно ползуна13, сжимает пружину 23 и гидравлический амортизатор 12 до соприкоснове-;ния...

Номер патента: 1096692

Опубликовано: 07.06.1984

Авторы: Вилесов, Ковалева

МПК: G11C 19/00

Метки: буферное, запоминающее

...элементов И, второй вход первого элемента И подключен квыходу первого элемента ИЛИ и первомувходу четвертого элемента И, а выход - кпервому входу второго элемента ИЛИ, второй вход которого соединен с выходом пято- ЗО го элемента И, а выход подключен к входампервого триггера и элемента НЕ, выход которого соединен с одним из входов второготриггера, другие выходы которого подключены к выходу четвертого элемента И, второйвход которого и вторые входы элементов2 И - ИЛИ подключены к первому выходу формирователя сигналов, второй вход которогосоединен с первыми входами шестого и седь.мого элементов И и третьи входы элементов 4 О,2 И - ИЛИ подключены к прямому выходу первого триггера, инверсный выход которого соединен с вторыми входами...

Номер патента: 1101889

Опубликовано: 07.07.1984

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...элечецИ, усгяцовочные входь счетчиков ц триггера объединены и являются пятым управляющим входом устройства, введены пегистр, второй сумматор, второй элемент НЕ и вторая группа элементов И-ИЛИ, пер- Ш,Е ВХОДЫ КО:ОРЫХ СОЕДИЦСЦЫ С ВЫХОДОМ второго эехецт НЕ, вход которого подключен к выходу элемента И и вторым вхо лям элементов Й-ИЛИ, второй группы, тре 5 и Входы которых соединены с выходами вгорого сумматора информационными вход 1 ми р. истра, выхо ы которого подклю:СП 1, к одним из входов второго сумматора,руи чи входа ми первогО сммятора, Вход :ци ритря соединен с выходом перецлцец 5 Второго счет Ика, дру ие входы ВХ О 0 М)2 ТОР 2 5 ВЛ 51 ЮТСЯ П 1 ЕСТЫМ Ъ ил 5 ои Входом устройств, вход управ.ця реги т-,одключен к гятом) хг:ргв- ,5 кц...

Номер патента: 1105940

Опубликовано: 30.07.1984

Авторы: Андреев, Беляков, Еремеев, Светников

МПК: G11C 19/00

Метки: буферное, запоминающее

...И, причем вход второго элементл задержки является одним из входов и выходов синхронизатора, выход второго элемента задержки подключен к первым входам элементов И группы, вторые входы которых соединены соответственно с выходами первого и второго элементов НЕ и с входом первого элемента НЕ, третий вход одного из элементов И группы соединен с входом второго элемента НЕ, а выход - с входом первого элемента задержки, входы элементов НЕ являются другими входами синхронизатора, другими выходами которого являются выходы элементов И группы и первого элемента задержки.На фиг. 1 показан пример геометрической нормализации элемента изображения на фиг. 2 - структурная схема буферного запоминающего устройства, на фиг. 3 - 8 структурные схемы блока...

Номер патента: 1107173

Опубликовано: 07.08.1984

Авторы: Бойко, Гаврин, Панасенко

МПК: G11C 19/00

Метки: буферное, запоминающее

...И, причем первый и второй входы блока управления соединены соответственно с первым входом второго элемента И и с первым входом седьмого и вторым входом пятого элементов И, третий вход блока управления является пятью управляющим входом устройства, шестым и седьмым управляющими входами которого являютсясоответственно четвертый и пятый входы блока управления, шестой вход которого и первый вход шестого элемента И объединены и являются восьмым управляющим входом устройства, седьмой вход блока управления соединен с первым входом четвертого элемента И, а восьмой вход подключен к выходу блока сравнения и первому входу адресного блока, второй вход которого соединен с выходом первого элемента И, а выход - с адресным входом накопителя, первый...

Номер патента: 1109798

Опубликовано: 23.08.1984

Автор: Протасеня

МПК: G11C 9/00

Метки: буферное, запоминающее

...информационным выходом устройства, четвертые входыблоков сравнения объединены и являются управляющим входом устройства,управ .щ е вход регистров номера 5слова соединены с выходом второгоэлемента НЕ, вход которого соединен с входом Формирователя сигналовсчитывания и является входом считывания устройства, индикаторным вы Оходом и информационным входом которого являются соответственно выходпервого элемента ИЛИ и объединенныеинформационные входы регистров слова, 15На чертеже изображена функциональная схема предложенного устройства,например, для четырех регистровслова.Устройство содержит вход 1 записиинформационный вход 2, вход 3считывания, управляющий вход 4, инФормационный 5 и индикаторный бвыходы, Формирователь 7 потенциального...