Буферное запоминающее устройство

СОЮЗ СО 8 ЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 91 П 4011 С 19 ОСУДАРСТ 8 ЕКНЫИ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ 1бв ИСАНИЕ БРЕТЕНИЯ 1,4" :1 СВИДЕТЕЛЬСТВУ ВТОРСН А.И.Волков,ин В 59-1937 84.ельство СССРС 19/00, 1983(54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО(57) Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и предназначенодля сопряаения периферийных устройствс ЭВМ, имеющими параллельный интерфейс. Целью изобретения является расширение области применения устройстваза счет обеспечения асинхронных ре(21) 4086951/24-24(56) Заявка Япониикл . С 06 Р 5/06, 1Авторское свидеВ 1124379, кл. С 1 кимов записи и чтения данных. Устройство содеращт генератор 1 импульсов,первый 2 и второй 3 формирователи управляющих сигналов, с первого по пятый триггеры 4, 5, 6, 16.и 17, элемент ИЛИ 7, счетчик 8 адреса записи,три элемента И 9-11, коммутатор 12,накопитель 13, блок 14 сравнения,счетчик 18 адреса чтения, элементыИ-НЕ 15, 19, шинные формирователи 20,21 и элементы НЕ 22, 23 и 24. Асинхронная работа буферного запоминающего устройства в реаимах записи ичтения обеспечивается применениемформирователей 2 и 3, формирующих соответственно сигналы управления записью н чтением. При поступлении сигналов записи по входу 41 вход 44 опроса готовности к чтению устройстваблокируется триггерами 5 и 4. При от3653сутствии сигналов записи на входе 41 чтения подается по входу 45, Нулевое сигналом с пятого выхода формировате- состояние выхода 43 триггера 17 соотля 2 устройство переводится в режим ветствует переполнению накопителя 13. готовности к чтению, о чем сигнали- Информация записывается по входам 47 зирует сигнал на выходе 42 и нулевое и считывается на выходную шину 46. состояние выхода триггера 16, Сигнал 3 ил.Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и предназначено для сопряжения периферийных устройств с ЭВМ, имеющими параллельный интерфейс.Целью изобретения является расширение области применения устройства за счет обеспечения асинхронных режимов записи и чтения данных.На фиг.1 представлена функциональная схема предлагаемого устройства на фиг.2 и 3 - функциональные схемы наиболее предпочтительных вариантов выполнения соответственно первого и второго формировате.,й управляющих сигналов.Устройство содержит генератор 1 импульсов, первый 2 и второй 3 формирователи управляющих сигналов, с первого по третий триггеры 4-6, элемент ИЛИ 7, счетчик 8 адреса записи,с первого по третий элементы И 9-11, коммутатор 12, накопитель 13, блок 14 сравнения, первый элемент И-НЕ 15, четвертый 16 и пятый 17 триггеры, счетчик 18 адресов чтения, второй элемент И-НЕ 19, первый 20 и второй 21 шинные формирователи и с первого по третий элементы НЕ 22-24.Первый формирователь 2 управляющих сигналов содержит (фиг.2) триггеры 25-30 и элементы И-НЕ 31-35. Второй формирователь 3 управляющих сигналов содержит (фиг,З) триггеры 36-38 и элементы И-НЕ 39 и 40.Кроме того, устройство имеет (фиг.1) вход 41 записи, выходы 42 и 43 сигнала готовности к чтению, вход.44 опроса, вход 45 чтения, выходную шину 46 данных и информационные входы 47.Устройство работает следующим образом. Перед началом работы триггеры 4и 6 (фиг.1), счетчики 8 и 18 и формирователи 2 и 3 устанавливаются в нулевое состояние, а триггеры 16 и17 - в единичное (цепь установки нафиг.3 не показана).Единичное состояние выхода триггера 16 соответствует неготовностиустройства к выдаче данных, а единичное состояние выхода триггера 17непереполненному состоянию накопителя 13, единичный сигнал с выходатриггера 17 поступает на вход элемен 1 г та И 9 и при появлении единичногосигнала заявки на входе 41 элементаИ 9 с его выхода сигнал "1" поступаетна вход данных триггера 4, блокируяего работу по входу 44, Сигнал с выхода элемента И 9 поступает на входзапуска формирователя 2, на выходахкоторого формируются сигналы, управляющие записью информации. Сигнал спервого выхода формирователя 2 посту пает на первый вход триггера 5 и формирует на его выходе сигнал интервала записи, который поступает черезэлемент И 10 на выход триггера 4 и,устанавливая его в единичное состоя ние, блокирует вход 44, т.е. режимчтения. С первого выхода формирователя 2 сигнал поступает на вход установки триггера 6 и формирует наего выходе сигнал управления коммутатором 12, который подключает выходысчетчика 8 по адресным входам накопителя 13. Сигнал с второго выхода формирователя 2 поступает на вход управления записью и чтением накопителя 40 13, по этому сигналу информация, поступившая на входы 47 формирователя20, через него записывается в накопитсль 13. Сигнал с третьего выходаформирователя 2 поступает на входсчетчика 13. Сигнал с третьего выхода65131 5 10 15 20 25 30 35 40 45 50 55 3 13 формирователя 2 поступает на счетчик 8 и изменяет его состояние. Таким образом наращивается адрес записи. С четвертого выхода формирователя 2 сигнал поступает на вход сброса триггера 6, перебрасывая который, подключает через коммутатор 12 выход счетчика 18 к адресным входам накопителя 13. С пятого выхода формирователя 2, сигнал поступает на вход сброса триггера 5 и перебрасывает его, снимая тем самым сигнал интервала записи и разрешая работу триггера 4 по входу 44, а также сигнал с пятого выхода формирователя 2 поступает через элемент НЕ 22 на первый вход элемента И 11 и при наличии сигнала равенства адресов, записи, и чтения, который поступает с блока 14, устанавливает триггер 17 в нулевое состояние, что соответствует переполнению накопителя 13. Этот же сигнал, поступающий с пятого выхода формирователя 2 на второй вход элемента И 9, закрывает его для прохождения сигналов по входу 41. Сигнал с пятого выхода формирователя 2 поступает на вход элемента ИЛИ 7 и устанавливает триггер 16 в единичное состояние, о чем свидетельствует сигнал готовности устройства к считыванию информации на выходе 42. Считывание информации происходит в два этапа: сначала приходит на вход 44 сигнал опроса готовности, который поступает на вход триггера 4, и при отсутствии сигнала на входе 41, причем на выходе элемента 49 присутствует нулевой потенциал, устанавливает триггер 4 в нулевое состояние, при этом на выходе триггера 4 формируется сигнал интервала считывания, этот сигнал поступает на вход формирователя 2 и запрещает его работу, с второго выхода триггера 4 инверсный сигнал поступает на второй вход элемента И-НЕ 19, в результате сигнал готовности с выхода триггера 16 проходит на информационный вход формирователя 21, и при наличии на входе 44 сигнала опроса сигнал готовности проходит на 1шину 46, После анализа в ЭВМ при наличии сигнала готовности устройства к чтению данных сигнал считывания с входа 45 поступает на вход формирователя 3, на выходе которого формируются сигналы, управляющие считыванием, сигнал с входа 45 поступает на вход сброса триггера 16, сбрасывая сигнал готовности, а также на управляющийвход формирователя 20, в результатеинформация, считанная из накопителя13, поступает на шину 46. С первоговыхода формирователя 3 сигнал поступает на вход счетчика 18 и меняетего состояние, с второго выхода формирователя 3 поступает на второй входэлемента И 10, через него - на первыйвход триггера 4 и сбрасывает сигналинтервала считыванияСигнал с второго выхода формирователя 3 поступаетна вход триггера 17 и сбрасывает сигнал переполнения устройства на выходе 43, если триггер 17 бып установленв нулевое состояние, или подтверждает единичное состояние триггера 17.С выхода формирователя 3 сигнал поступает через элемент НЕ 24 на входэлемента И-НЕ 15 и при отсутствиисигнала равенства адресов чтения изаписи, поступающего с выхода блока14, проходит через элемент ИЛИ 7 навход установки триггера 16 и устанавливает его в состояние Готовность. формула изобретения Буферное запоминающее устройство, содержащее накопитель, счетчик адресов записи, счетчик адресов чтения, триггеры с первого по третий, о т - л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства за счет обеспечения асинхронных режимов записи и чтения данных, в него введены первый и второй формирователи управляющих сигналов, коммутатор, первый и второй шинные формирователи, блок сравнения, четвертый и пятый триггеры, элемент ИЛИ, элементы И с первого по третий, первый и второй элементы И-НЕ, элементы НЕ с первого по третий и генератор импульсов, выход которого подключен к входам синхронизации формирователей управляющих сигналов, причем первый выход первого формирователя управляющих сигналов соединен с входами установки второго и третьего триггеров, выходы которых подключены соответственно к первому входу второго элемента И и к управляющему входу коммутатора, выходы которого соединены с адресными входами накопителя, вход управления записью и чтением которого соединен с вторым выходом первого формирователя управляющих сигналов, 1365131третий выход которого подключен ксчетному входу счетчика адресов записи, выходы которого соединены содними из информационных входов коммутатора и блока сравнения, другиеинформационные входы которых подключены к выходам счетчика адресов чтения, счетный вход которого соединенс первым выходом второго формирователя управляющих сигналов, второй выход которого подключен к входу установки в "1" пятого триггера, входутретьего элемента НЕ и второму входувторого элемента И, выход которогосоединен с входом асинхронной установки в "1" первого триггера, прямойвыход которого подключен к входусброса первого формирователя управляющих сигналов, четвертый выход которого соединен с входом сброса тре"тьего триггера, а пятый выход - свходом сброса второго триггера, первым входом элемента ИЛИ и входомпервого элемента НЕ, выход которогоподключен к первому входу третьегоэлемента И, выход которого соединенс входом установки в "О" пятого триггера, выход которого подключен к первому входу первого элемента И, выходкоторого соединен с входом. запускапервого формирователя управляющихсигналов и входом данных первоготриггера, инверсный выход которогоподключен к первому входч второгоэлемента И-НЕ, второй вход которогосоединен с единичным выходом четвертого триггера, вход установки в "1"которого подключен к выходу элемента ИЛИ, второй вход которого соединен с выходом первого элемента ИгНЕ, первый вход которого подключен к выходу третьего элемента НЕ, второй выход первого элемента И-НЕ соединен с выходом блока сравнения и входом второго элемента НЕ, выход которого подключен к второму входу третьего элемента И, информационные входы и выходы накопителя соединены с одними из информационных выходов и входов первого шинного формирователя, другие входы и выходы которого являются информационными входами и выходами устройства, выход второго элемента И-НЕ подключен к информационному входу второго шинного формирователя, выходы которого являются одними из выходов сигналов готовности к чтению устройства, управляющий вход первого шинного формирователя, второй вход второго формирователя управляющих сигналов и вход сброса четвертого триггера объединены и являются входом чтения устройства, вход установки в "О" первого триггера и управляющий вход второго шинного формирователя объединены и являются входом опроса устройства, входом записи и выходом разрешения записи которого являются соответственно второй вход первого элемента И и выход пятого триггера, четвертый выход первого формирователя управляющих сигналов является другим выходом сигнала готовности к чтению устройства,1365131 гг У 7,2 оставитель Т.Зайцеваехред М.Ходанич ктор М.Демчи Редактор О.Головач дписноеССР Тираж 590 П ВНЙИПИ Государственного комитета по делам изобретений и открытий 13035, Москва, Ж, Раушская наб., каз 6641/45