Буферное запоминающее устройство

(59 4 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 4) БУФЕРНО ОЩЕЕ УСТРО(57) Изобре лительной т о СССР1984СССР1985 пользованопоминающегосбора и регпо линиям с 9/ 3 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАН ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское свидетельсВ 111.203, кл. С 11 С 1Авторское свидетельствУ 1163357, кл. С 1 С 19/ ение относится хинке и может б качестве буфер устройства в си страции информа андартного инте вычисть исого затемах ии как фейса,1374279 так и по телеграфным линиям связи.Целью изобретения является расширение области применения устройстваза счет обеспечения возможности записи массивов информации в безрегистровых и многорегистровых кодах.Устройство содержит два блока 1 и15 памяти, триггеры 4,5,9,17 и 20,счетчики 7 и 21, дешифратор 13, формирователи 2,6,16 и 22, преобразователь 11 семиэлементного кода символав пятиэлементный, регистры 8 и 12данных, регистр 1 О признаков, блок14 сравнения, распределитель 27 импульсов, элементы И 25 и 26, элементы 3 и 19 задержки и элементы ИЛИ 23и 24. В блок 15 памяти записываетсяинформация в семиэлементном коде симИзобретение относится к вычислительной технике и может быть использовано в качестве буферного запоминающего устройства в системах сбораи регистрации информации как по ли .ниям стандартного интерфейса, так ипо телеграфным линиям связи.Целью изобретения является расширение области применения устройствапутем обеспечения возможности записи Омассивов информации в беэрегистровыхи многорегистровых кодах,На фиг,1 представлена функциональная схема предлагаемого устройства;на фиг.2 - 4 - функциональные схемысоответственно распределителя импульсов, блока памяти регистровых признаков и блока сравнения.Устройство содержит (фиг.1) блок1 памяти, первый формирователь 2 импульсов, первый элемент 3 задержки,первый 4 и второй 5 триггеры, второйформирователь 6 импульсов, первыйсчетчик 7, первый регистр 8 данных,третий триггер 9, регистр 10 призна 25ков, преобразователь 11 семиэлементного кода символа в пятиэлементный,второй регистр 12 данных, дешифратор13, блок 14 сравнения, втЬрой блок15 памяти, третий формирователь 16импульсов, четвертый триггер 17, первый элемент ИЛИ 18, второй элемент волов, которая при считывании из блока 15 преобразуется с помощью преобразователя 11 и записывается в блок1 памяти в пятиэлементном коде символов. В процессе преобразования формируются регистровые признаки ("русский", "латинский" или "цифра"), которые содержатся в регистре 1 О признаков и записываются вместе с кодомсимвола в блокпамяти, с выходовкоторого информация считывается. Формируемые преобразователем 11 сигналы "Регистр" и "Символ", а также сигналы с выходов распределителя 27 импульсов управляют циклами чтения изблока 15 и записи в блок 1. Конецпреобразования кода символа фиксируется дешифратором 13. 4 ил. 19 задержки, пятый триггер 20, второй счетчик 21, четвертый формирователь 22 импульсов, второй 23 и третий 24 элементы ИЛИ, первый 25 и второй 26 элементы И и распределитель27 импульсов,Распределитель 27 импульсов(фиг.2) содержит генератор 28 импульсов, триггер 29, элемент ИЛИ 30,счетчик 31, дешифратор 32, мажоритарный элемент 33. Регистр 10 признаков (фиг.3) содержит элементы ИЛИ 34и триггеры 35. Блок 14 сравнения(фиг.4) содержит элементы И 36 иИЛИ 37.Преобразователь 1 семиэлементного кода в пятиэлементный может бытьвыполнен на базе постоянного запоминающего устройства.На фиг.1 обозначены выходы 38"Латинский алфавит" и "Цифра" преобразователя 11, информационные выходы43 и входы 44, вход 45 записи, вход46 конца записи, вход 47 разрешениязаписи и вход 48 чтения устройства.Устройство работает следующим образом.В исходном состоянии обнуленытриггеры 4,5,9,10,20,29 и 35, ре 1374279гистры 8 и 12, счетчики 7,21 и 3 (фиг, и 2), блоки 1 и 15. Устройство работает в трех режимах: в режимезаписи информации семиэлементным кодом в блок 5; в режиме чтения информации из блока 15 с преобразованием ее э пятиэлементный код с признаком ("Русский, Латинский" или Цифра ) и записью ее в блок 1; в режиме считывания информации из блока 1. Режим записи информации в блок 15 задается импульсным сигналом, который подается на вход 45 триггера 20 и устанавливает его в единичное состояние. Кроме того, этот сигнал через элемент ИЛИ 23 обнуляет счетчики 7 и 21. Байты информации в семиэлементных кодах подаются на входы 5 О 5 44 блока 15, импульсы сопровождения через вход 47 элемента ИЛИ 18 периодически устанавливают триггер 17 в единичное состояние, По переднему фронту сигнала с выхода триггера 7 формирователь 22 формирует импульс записи информации в блок 15 по адресу, задаваемому счетчиком 21. Кроме того, этот импульс через элемент 9 задержки, время которого определяется длительностью цикла записи - чте ния, обнуляет триггер 17. По заднему фронту сигнала с выхода триггера 17 формирователь 22 формирует импульс, увеличивающий содержимое адресного счетчика 21 на единицу. Таким обраЗс зом, производится запись массива данных в семиэлементных кодах в блок 15 (для очищения блока 15 в него заранее записываются коды символа "Пробел" по всем адресам). По окончании записи массива данных на вход 46 поступает импульсный сигнал "Конец записи", который устанавливает триггер 20 в нулевое состояние, соответствующее режиму чтения из блока 15, через элемент ИЛИ 23 обнуляет счетчики 7 и 21 и устанавливает в единичное состояние, соответствующее режиму записи информации в блок 1, триггеры 5.и 29 в распределителе 27 (Фиг.2).При этом снимается через элемент ИЛИ 30 сигнал сбора с входа Счетчика 31 и подается сигнал разрешения счета на вход счетчика 31, на.тактовый вход которого подаются импульсы с выхода генератора 28. Счетчик 31 начинает счет, его состояния последовательно декодируются дешифратором 32, на четырех выходах которого формируются управляющие сигналы. Сигнал спервого выхода дешифратора 32 обнуляет регистр 8 и через элемент И 25,подготовленный к открыванию сигналомс инверсного выхода триггера 9, обнуляет регистр 12. Сигнал с второговыхода дешифратора 32 через элементИ 26, подготовленный к открываниюсигналом с инверсного выхода триггера 9, через элемент ИЛИ 18 устанавливает триггер 17 в единичное состояние. При этом выполняется указанный цикл обращения к блоку 15, в процессе которого считывается байт одного символа, который записываетсяв регистр 2. С выходов регистра 12код символа подается на входы старших разрядов адреса преобразователя11 и входы дешифратора 3, которыйанализирует код символа по значениямего шестого и седьмого разрядов, определяющих регистровую при"адлежность символа ("Русский, Латинский", "Цифра) и формирует на одномиз своих выходов соответствующий сигнал, который поступает на один извходов блока 14. Блок 14 сравниваетрегистровые признаки предыдущего ипоследующего символов. Регистровыепризнаки предыдущих символов запоминаются в регистре 1 О и подаются надругие входы блока 14. Перед записью первого символа триггеры 35 вблоке 10 находятся в нулевом состоянии. К моменту окончания анализа регистровых признаков и выработке результата сравнения предыдущего и последующего символов на третьем выходедешифратора 32 формируется сигналуправления преобразователем 1. Приэтом для каждого безрегистрового семиэлементного символа в преобразователе 11 записаны два пятиэлементныхкода: код регистрового признака("Русский, "Латинский", "ЦиФра" ) икод символа с соответствующими управляющими сигналами. Выборка пятиэлементного кода символа или кода регистрового признака производится поадресу, значения старших разрядов которого задаются кодом символа, считываемого из блока 15, а младший разрядформируется блоком 14, При нулевомзначении младшего разряда адреса изпреобразователя 11 считывается соответствующий код регистрового признака "Русский" (выход 40), "Латинский"137427 50 5гистр" (выход 38) при его единичном значении - код символа с управляющим сигналом "Символ" на выход 39. Это связано с тем, что в массиве информа 5 ции, представленном в многорегистровых кодах, перед отдельными разнорегистровыми символами или перед группой однорегистровых символов выдаются коды соответствующих им регистро- О вых признаков. Таким образом, для первого символа, считанного из блока 15, на адресном входе преобразователя 11 установлен адрес считывания кода регистрового признака Импульс с 5 третьего выхода дешифратора 32 распределителя 27 считывает этот код с выходов преобразователя 11 и записывает его в регистр 8. Одновременно считываются с выхода 38 сигнал "Ре гистр", который устанавливает триггер 9 в единичное состояние, и соответствующий из сигналов "Русский", "Латинский", "Цифра", который устанавливает в единичное состояние соот ветствующий триггер 35 в блоке 10 (фиг.3), обнуляя через элементы ИЛИ 34 два других триггера 35, после чего триггер 9 закрывает элементы И 25 и 26, В блоке 10 фиксируется ре гистровый признак предыдущего символа, который подается на блок 14 для сравнения с регистровым признаком следующего символа. Импульс с четвертого выхода дешифратора 32 распределителя 27 через элемент ИЛИ 24 уста 35 навливает в единичное состояние триггер 4, и выполняется цикл записи кода регистрового признака в блок 1. При этом элементы 4,2,3,6 и 7 работают 40 аналогично элементам 17,16,19,22 и 21, работа которых описана выше. После выдачи управляющего сигнала на вход элемента И 24 распределитель 27 обнуляется сигналом, который формиру 45 ется на пятом выходе дешифратора 32 и поступает на вход мажоритарного элемента 33, который формирует выходной сигнал при совпадении сигнала с пятого выхода дешифратора 32 и импульса генератора 28. Обратная связь с выхода элемента 33 на его третий вход обеспечивает полное прохождение через элемент 33 импульса без его срезания при сбросе сигнала с пятого выхода дешнфратора 32. Импульс с выхода элеМента 33 через элемент ИЛИ 30 обнуляет счетчик 31 и дешифратор 32, и цикл перезаписи одного байта% информации иэ блока 5 в блок 1 заканчивается, По окончании импульсасброса счетчик 31 снова включаетсяи указанный цикл работы распределителя 27 повторяется. В следующем циклеэлементы И 25 и 26 закрыты, обнуление регистра 12 и чтение следующегобайта из блока 15 не происходит. Этосвязано с тем, что для первого символа в первом цикле был сформированего регистровый признак. В следующемцикле формируется непосредственнокод символа. В регистре 12 записанкод символа, считанный из блока 15в предыдущем цикле, на первые входыблока 14 поступает с выхода дешифратора 13 тот же регистровый признак,что и в предыдущем цикле. В блоке Оустановлен этот же регистровый признак "предыдущего" символа, которыйподается на входы блока 4. Блок 14выдает сигнал совпадения на адресныйвход младшего разряда преобразователя 11. При этом на адресных входахпреобразователя 11 в данном цикле установлен адрес считывания символа.Дальнейшая работа устройства аналогично определяется работой распределителя 27. При считывании кода символа из преобразователя 11 параллельно считывается сигнал Символ", который обнуляет триггер 9, снова подготавливая к открыванию элементы И 25и 26. В следующем цикле работы устройства из блока 15 считывается байтследующего символа и т.д. Если регистровый признак следующего символа,определяемый дешифратором 13, совпадает с регистровым признаком предыдущего символа, записанного в блоке10 на одном из триггеров 35, блок 14вьщает сигнал совпадения, и из преоб"разователя 11 считывается код символа беэ кода регистрового признака.Если регистровые признаки не совпадают, то обработка одного символа,считанного из блока 15, производитсяв двух циклах: в первом цикле изпреобразователя 11 считывается кодрегистрового признака, а затем в слудующем цикле - код символа. Таким образом, в блоке .1 формируется эквивалентный массив информации в пятиэлементных кодах символов. После считывания из блока 15 символа "Конец массива", который декодируется дешифратором 13, на четвертом выходе дешифратора 13 формируется сигнал, кото 1374279рый обнуляет триггер 29 распределителя 27, останавливая его, и обнуляет триггер 5, устанавливая режим чтения из блока 1. Для считывания5 массива данных в многорегистровых кодах из блока 1 подаются импульсы чтения на вход 48. При этом периодически срабатывает триггер 4 и элементы 2,3,б и 7, работа которых описана1вышее. С выхода блока 1 коды регистровых признаков и символов выдаются .по выходам 43.Таким образом, предлагаемое устройство обеспечивает формирование массивов информации в семиэлементных (безрегистровых).и пятиэлементных (многорегистровых) кодах, что позволяет передавать данные с его выходов 43 в цифровые устройства как по ли О ниям интерфейса, так и по телеграфным линиям связи, что расширяет область его применения.Формула изобретенияБуферное запоминающее устройство, содержащее первый и второй блоки памяти, с первого по пятый триггеры, ,первый и второй счетчики, дешифратор, 3 О первый и второй элементы И, первый формирователь импульсов, первый и второй элементы задержки, о т л и - ч а ю щ е е с я тем что, с целью расширения области применения устройства путем обеспечения возможности записи массивов информации в безрегистровых и многорегистровых кодах, в него введены преобразователь семи- элементного кода символа в пятиэлементный, регистр признаков, первый и второй регистры данных, блок сравнения, с второго по четвертый формирователи импульсов, распределитель импульсов и с первого по третий элементы ИЛИ, причем выход первого элемента ИЛИ соединен с входом установки в "1" четвертого триггера, прямой выход которого подключен к входам запуска третьего и четвертого формирователей импульсов, выход первого фор 50 мирователя импульсов соединен с входом записи-чтения второго блока памяти и входом второго элемента задержки, выход которого подключен к входу установки в "О" четвертого триггера, 55 выход четвертого формирователя импульсов соединен со счетным входом второго счетчика, выходы которого подключены к адресным входам второгоблока памяти, вход управления режимом записи-чтения и выходы которогоподключены соответственно к инверсному выходу пятого триггера и к информационным входам второго регистраданных, выходы которого соединены свходами дешифратора и старшими разрядами адресных входов преобразователясемиэлементного кода символа в пятиэлементный, младший разряд адресных .входов которого подключен к выходублока сравнения, одни из входов кото"рого соединены с выходами первого потретий дешифраторов, другие входыблока сравнения подключены к выходамрегистра признаков, входы которогосоединены с выходами регистровыхпризнаков преобразователя семиэлементного кода символа в пятиэлЕментный, выходы управляющих сигналов ивыходы кода символа которого подключены соответственно к входам третьего триггера и к информационным входам первого регистра данных, входустановки в "О" которого соединен спервым выходом распределителя импульсов и первым входом первого элементаИ, выход и второй вход которого подключены соответственно к вхогу установки в "О" второго регистра данных,к инверсному выходу третьего триггера и первому входу второго элементаИ, выход и второй вход которого соединены соответственно с первым входом первого элемента ИЛИ и с вторымвыходом распределителя импульсов,третий и четвертый выходы которогоподключены соответственно к входучтения преобразователя семиэлементного кода символа в пятиэлементный и кпервому входу третьего элемента ИЛИ,выход которого соединен с входом установки в "1" первого триггера, прямой выхоц которого подключен к входам запуска первого и второго формирователей импульсов,выход первого.формирователя импульсов соединен свходом первого элемента задержки ивходом записи-чтения первого блокапамяти информационных символов, информационные входы, вход управлениярежимом записи.-чтения и адресные входы которого подключены соответственно к выходам первого регистра, к инверсному выходу второго триггера и квыходам первого счетчика, счетныйвход которого соединен с выходом вто 1374279 1 Орого формирователя импульсов, выходпервого элемента задержки подключенк входу установки в "О" первого триггера, входы установки в "О" первогои второго счетчиков соединены с выходом второго элемента ИЛИ, первый входкоторого и вход установи в "1" пятого триггера объединены и являютсявходом записи устройства, четвертый 1 Овыход дешифратора подключен к входамустановки в "О" второго триггера ираспределителя импульсов, вход запуска которого, вход установки в второго триггера, второй вход второго элемента ИЛИ и вход установки в "О" пятого триггера объединены и являются входом конца записи устройства, входом разрешения записи которого является второй вход первого элемента ИЛИ, а входом разрешения чтения - второй вход третьего элемента ИЛИ, информационными выходами и входами устройства являются соответственно выходы первого и информационные входы второго блоков памяти.1374279 Составитель Т.ЗайцеваТехред А, Кравчук Корректор О. Кундрик Редактор Э.Слиган Заказ 607/48 Тираж 590 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 13035, Москва, Ж, Раушская наб., д. 4/5