Архив за 1988 год

Номер патента: 1411723

Опубликовано: 23.07.1988

Автор: Авраменко

МПК: G06F 1/02

Метки: линейно, независимых, ортогонализации, сигналов, системы

...ре исл тем ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ ОПИСАНИЕ ИЗОБР РСКОМУ СВИДЕТЕЛЬСТВУ 4097478/24-2429.07,8623.07.88. Бюл, УВ.Ф.Авраменко685,3(088,8)Авторское7973, кл.торское с050, кл. О ОРТОГОНАЛИЗАЦИИ СИСЕЗАВИСИМЫХ СИГНАЛОВие относится к автомательной технике, предиспользования в генерартогональных базисных функций и в устройствах спектрального анализа. Цель изобретения - расширение функциональных возмежностейустройства за счет ортогонализациипроизвольных линейно независимых сигфналов, Устройство содержит п интеграторов 1 (п - число сигналов в системе), и ключей 2, н блоков памяти 3и вычитателей 4, входы 5-8, вход 9начальной установки, вход 10 синхронизации, выходы 11-14. Введение интераторов, ключей, блоков памяти...

Номер патента: 1411724

Опубликовано: 23.07.1988

Авторы: Иванов, Карягина

МПК: G06F 1/02

Метки: генератор, м-последовательности

...в,моменты времении (с+1);Т - квадратная матрица порядка И,вид которой определяется коэффициентами образующего многочлена ф (Х).Генератор работает следующим образом.Передначалом работы сигналом по установочному входу все регистры генератора устанавливаются в одно иэ разрешенных состояний. Запрещенными являются либо нулевое состояние всех регистров одновременно, либо состояния Ь,(Ь+1)(2 - 1) какого-либо из регистров (цепь установки в исходное состояние не показана). Установочный вход соединен с установочными входами всех регистров генерато-: ра.Рассмотрим случай, когда образующий многочлен имеет видФ(Х) а х + а х + а,а ьа 5 а ОБлоки умножения каждой группы осуществляют умножения на а и а в по" ле СР(Ь), блоки деления -...

Номер патента: 1411725

Опубликовано: 23.07.1988

Автор: Ткаченко

МПК: G06F 1/02

Метки: генератор, последовательности, фибоначчи, чисел

...оп-с тимального р-кода Фибоначчи избира 1 О тельно, на входы 19 и 22 подаются соответствующие номера кодовых комбинаций.В исходном состоянии все регистры и счетчик обнулены. В первом режиме работы на входе 19 устанавливается число ц (п)-1, Работа начинается с подачи на вход 5 числа "1" в первом такте работы, Далее значения выражения (3) формируются в регистре 1 в каждом такте работы путем сложения содержимого регистров 1 Р+, у+, 4 на сумматоре 3 и перезаписи содержимого регистров 1-1 1. Через и-рРтактов на входе 2 генератора устанав ливается нулевой потенциал. В регист- . ре 1 фиксируется значение фР(п-р), Одновременно нулевой потенциал с входа 2 генератора переключает входы сумматора 3 к выходам регистра 1 и счетчика 12, на вход 11...

Номер патента: 1411726

Опубликовано: 23.07.1988

Авторы: Авербух, Мушкин

МПК: G06F 3/00

Метки: ввода, информации

...что приводит к снижению быстродействия устройств, инициа 50тивного ввода информации. Посколькуустройства инициативного ввода используются в случаях, когда времяреакции ЭВМ на изменение входной информации часто является критическим,то в данном устройстве используется55механизм ответа на параллельный опрос, позволяющий уменьшить это время,Если к одной линии прерываний интер 26 4фейса ЭВМ подключено К устройств(капример, 8 или 6) и запросы отних могут приходит одновременно, тодля быстрой идентификации запросивших прерывание устройств ЭВМ посылает командупараллельного опроса, Приэтом каждое устройство посылает битинформации о состоянии (в данном случае о наличии изменений на входах)по отведенной ему линии шины данныхинтерфейса ЭВМ, что в...

Номер патента: 1411727

Опубликовано: 23.07.1988

Авторы: Артеменко, Галкин, Даниляк, Минский

МПК: G06F 3/05

Метки: информации, предварительной

...интервала интерполяции поочередно поступ ют на вход делителя 9. Делитель опЛ,еляет значение ДС= вми нимальноред ого времени изменения состояния число- импульсного сигнала для каждого канала, которое переписывается в соответствующий регистр блока 10 регистров и счетчик времени блока 11.С момента запуска устройства каждый счетчик времени начинает отсчет заданного времени ДС, по истечении которого выдает сигнал конца счета, по которому соответствующий счетчик ЧИС блока 12 увеличивает текущее значение число-импульсного сигнала наЭтог же сигнал поступает на управляющий вход соответствующего регистра блока 10, разрешая перезапись значения д в соответствующий счетчик времени блока 11 для продолжения работы, При переполнении одного иэ...

Номер патента: 1411728

Опубликовано: 23.07.1988

Автор: Точин

МПК: G06F 9/50

Метки: многоканальное, приоритетное

...отсутствиинескольких соседних каналов выходэлемента НЕ 5 (3 + 1)-го канала должен быть соединен с входами элементов И 4 и И-НЕ 3 (3 + 3)-го, (3 ++ 4)-го и т.д. каналов с соответствующим увеличением числа входов элементов И 4 и И-НЕ 3. Изобретение относится к вычислительной технике, может быть исполь,зовано в распределенных системах обработки информации для организациимагистрального обмена 1",ВМ с большимколичеством абонентов и является усовершенствованием устройства по авт.св. У 862142,Цель изобретения - повышение надежности устройства эа счет сохранения возможности распространения сигнала опроса при отсутствии одного,из каналов на время устранения неисправности абонента.На чертеже приведена схема устройства.Устройство содержит п каналов...

Номер патента: 1411729

Опубликовано: 23.07.1988

Авторы: Волченская, Дудкин, Князьков, Пуолокайнен

МПК: G06F 7/00

Метки: однородной, сети, трассирующей, ячейка

...каждой ячейки.Подготовка сети к распространению волны требует подачи сигнала сброса на входы 18 всех ячеек сети, подачи 3 141дом формирователя 4, второй выход 49блока - с входом блока 5, третий выход блока - с выходом 19 ячейки.Формирователь 4 маркера (фиг.5)состоит из элемента ИЛИ 50 и триггера 51 индикации маркера.Блок 5 памяти направлений (фиг.б)содержит триггеры 52-59 для восьминаправлений, элементы ИЛИ 60-62, эле менты И 63 и 64, элемент 65 задержкии элемент НЕ 66. В блок поступаютгруппы сигналов с выходов блоков б и7 (входы 67-70 и 71-74 соответственно). Нулевые выходы 75-78 и 79-82,ортогональных 52-55 и диагональных56-59 триггеров образуют группы выходов блока 5, сигналы с которых поступают на информационные вхопы...

Номер патента: 1411730

Опубликовано: 23.07.1988

Авторы: Авгуль, Изотов, Торбунов, Якуш

МПК: G06F 7/00

Метки: логический, модуль, универсальный

...логическая функция четырехпеременных Г(х ,х ), определяемаяфвектором настройки Ц=(33,031 ). 25Рассмотрим алгоритм настройки.Пусть у . - значение реализуемой устройством логической функции Г(х ,х,)4на -3 наборе переменных х х4=1,16. Сформируем следующие кортежи 3 30 Вектор значений Г(х ,х )й411 б=(3,0,0,0,0,0,0, 0,1,0, 3, 3, 1,0),Находят кортежи Ч,А,В,С,0:Ч=(0,3,3,3,0,3,0,1,0,0,0,0,0,0,3).откудаУ(х х) хх чххИз таблицы настроек находят, что Ч 1(х фх 4) является девятои типово2.ф 4функцией трех переменных, следовательно, сигналы настройки равны:33 -х ,33 . ОфЫЗ-хйф 114 хзБ хтАналогично функция Е (х х ) яв 2. 4 ляется восьмой типовой функцией трех переменных и определяемые ею сигналы настройки равны :Ц =Ц =31 = 0 ; Б =х ; Б =х8 3 10 11 4...

Номер патента: 1411731

Опубликовано: 23.07.1988

Авторы: Викентьев, Лепихина, Синегубов

МПК: G06F 7/00

Метки: модуль, настраиваемый, функциональный

...вход х сиги ф3нала 1, а на вход х сигнала Ц,Входы х и х при этом отождествляются с К- и Б-входами триггера соответственно. Подставляя эти значенияв систему , получаютЦ(М, )КБ Е,.,==ЯКА О, КЧБР, ,Функциональный модуль реализует Б-триггер при подаче на вход х сигме ювз нала 1 , а вход хз соединяется непосредственно с входом х . Входы х, и х отождествляются с К- и Б-входами соответственно. Подставляя эти значения в систему , получаютЯ,"= (БЧ) К.БК:=БАХЧИКЧЯК=ЯЧОКДля того, чтобы модуль реализовал КБ-триггер, необходимо настроить его так же, как для реализации К- или Е-, или Б-триггера, полагая запрещенной одновременную подачу сигнала единицы на Я- и К-входы триггера.Функциональный модуль реализует ВЧ-триггер при подаче на вход х сиг 11...

Номер патента: 1411732

Опубликовано: 23.07.1988

Авторы: Бурназян, Гунько

МПК: G06F 7/00

Метки: однородной, структуры, ячейка

...относится к автоматике и вычислительной технике и предназначено для построения плоскостных однороднъм структур, реализующих про извольные логические функции при условии равной доступности прямых и инверсных выходов источников информации еЦель изобретения - упрощение ячей О ки.На фиг.1 приведена функциональная схема ячейки; на фиг.2. - логические и коммутационные схемы, реализуемые ячейкой путем настройки. 15Ячейка содержит первый 1 и второй 2 информационные входы, первый 3 и второй 4 настроечные входы, мультиплексор 5, элемент ЗАПРЕТ 6, элемент И 7, мажоритарный элемент 8, первый 20 9 и второй 10 выходы.Путем подачи настроечных сигналов 2 и 2соответственно на первый 3 и второй 4 настроечные входы ячейка настраивается на...

Номер патента: 1411733

Опубликовано: 23.07.1988

Авторы: Аристов, Можчиль

МПК: G06F 7/49

Метки: умножения

...занесение в первом такте старшего разряда множимого А наинформационные входы триггеров 6 и 7всех модулей поступают текущие значения положительных и отрицательныхразрядов множимого, Далее, проходяпо цепи, состоящей из последовательно включенных элементов 5 потактнойзадержки всех модулей, единичный импульс разрешает поочередное занесе"ние разрядов множимого в триггеры 6и 7 модулей соответствующих разрядов.На тактирующие входы триггеров 8и 9 модулей 4 старшего разряда управляющий сигнал йоступает во втором такте (с выхода элемента 5 задержки модуля). На информационныевходы триггеров 8 и 9 модулей всехразрядов последовательный код множителя В поступает задержанным наодин такт элементами 1 и 2 задержки, Таким образом, первый...

Номер патента: 1411734

Опубликовано: 23.07.1988

Авторы: Гаврилюк, Квитка, Лужецкий, Стахов

МПК: G06F 7/49

Метки: последовательный, сумматор

...операндов. Сложение первых и вторых разрядов регистров 1 и 2 сдвига происходит параллельно и начинается в момент появления сигналов на входах 21 и 22, вследствие чего информация первых и вторых разрядов411734 4 О 5 25 20 35 40 45 50 операндов А и В, пройдя через элементы И 5 и 7, а также элементы И 6 и 8 поступает на первый и второй входы одноразрядных сумматоров 9 и 10,Если на первом и втором входах сумматоров 9 и 10 присутствуют "0" "1" или "1", "0", то на первых выходах (суммы) сумматоров появляются единичные сигналы, которые при наличии разрешающего сигнала на входе 23 проходят через элементы И 13 и 14 и записываются в регистры 15 и 17 сдвига для хранения результата суммирования. На вторых выходах переноса сумматоров 9 и 10...

Номер патента: 1411735

Опубликовано: 23.07.1988

Авторы: Лужецкий, Соболева, Стахов, Черняк

МПК: G06F 7/49

Метки: кодов, сумматор, фибоначчи

...+ 1), (3. + 2)-го разрядов суммыЯ Я 1+ ф Ясоответственно,полученным на основе анализа условий,при наличии которых возникает переносв -м разряде суммы,Таким образом 10 з 14117Следовательно, значение 1.-го разряда суммы определяется значениями перечисленных сигналов (точнее наличием каких-либо из них либо отсут 5 ствием). Сумматор кодов фибоначчи позволяет получать сумму кодов Фибоначчи в минимальной форме за один такт,15Формула изобретения Сумматор кодов Фибоначчи, содержащий в каждом разряде первый, второй, третий, четвертый элементы И, первый, 20 второй, третий, четвертый элементы ИЛИ, первый, второй, третий элементы НЕ, причем входы 1-го разряда первого и второго операндов, где 1. = 1,п, и - разрядность операндов, сумматора 25...

Номер патента: 1411736

Опубликовано: 23.07.1988

Автор: Дьяченко

МПК: G06F 7/50

Метки: двоичный, одноразрядный, сумматор

...выход 11 сигнала генерации переноса, выход 12 сигнала переноса,вход 13 управления режимом работы,В представленной схеме подаваемый 25на вход 6 первый операнд эадан в прямой форме А, подаваемый на вход 7второй операнд задан в инверсной форме В, а подаваемый на вход 8 переносзадан в прямой форме С, в связи счем узел 1 выполнен на псслецовательно включенных элементах РАВНОЗНАЧНОСТЬ 14 и НЕРАВНОЗНАЧНОСТЬ 15, узел2 - на элементе И-НЕ 16, узел 3 - на,элементе ИЛ 1-НЕ 17 узел 5 - на эле 335менте НЕРАВНОЗНАЧНОСТЪ 18.Сумматор работает следующим образом.При подаче на вход 13 сигнала Я=1выполняется операция "А плюс В", гдеоперанды А и В представлены в прямыхкодах. При Я=О сумматор выполняетоперацию "А минус В" также в прямыхкодах. Одноразрядный...

Номер патента: 1411737

Опубликовано: 23.07.1988

Авторы: Варшавский, Гольдин, Кондратьев, Цирлин

МПК: G06F 7/50

Метки: комбинационный, сумматор

...выходы р и р схемы оказываются в инертном состоянии, в результате чего открываются.транзисторы 26 и 27Значение О на входе элемента НЕ 39 появляется после того, как открываются транзисторы 3,6 и 8, т,е, после того, как в инертное состояние возвращаются входы а, Ь и р. В результате на выходе элемента НЕ 39, т.е, вы" ходе в, появляется значение 1, схема возвращается в инертное состояние.Таким образом, рабочее состояние выходов з и в суммы данного разряда .появляется только после того, как .все его входы (в том числе и переноса из предыдущего разряда) перейдут из инертного в рабочее состояние. При этом рабочее состояние на выходах(р и р переноса в следующий разряд могут вырабатываться и до этого (на нулевом и единичном рабочих наборах)В...

Номер патента: 1411738

Опубликовано: 23.07.1988

Авторы: Ботян, Сергеева

МПК: G06F 7/544

Метки: функциональный, цифровой

...в старший ра 8 последовательных после чего на его вы" ется код 71, а на вхоравнения - коды чисел енство (1) можно У Х 2= Х 1,и работа п равлена на разователя буде бор такого числ наУ ходит л раэ8 последотех пор;венство Описанный процесс прои (п - разрядность регистра вательных приближений) до пока не будет соблюдено р (2). После этого с выхода функционального преобразо но считывать код числа У. цифровогоателя можО ормула из т е я Цифровой функциональный преобразователь, содержащий два регистра, первый умножитель, первый блок памяти значений синуса и косинуса, схему сравнения и регистр последовательных приближений, причем входы первого и второго аргументов преобразователя соединены с информационными входами первого и второго...

Номер патента: 1411739

Опубликовано: 23.07.1988

Авторы: Агизим, Горячева, Карплюк, Крамаренко

МПК: G06F 7/548

Метки: синусно-косинусный

...первого синхронизируюшего импульса на синхронизируюшие входы регистры синуса 1 и косину са 2 запоминают значения аи Ь поэтому на выходах сумматоров синуса 3 и косинуса 4 образуютсяновые числа а и Ь , причем 2а + 1 Ь(а + 1 Ь) ( - с) . После прихода п синхроимпульсов в регистрах оказываются числа а и Ь причемяЗласЕса+ 1 Ь= (а + 1 Ъ) (1 + ск )е(4) Процесс протекает в соответствии с (1) до тех пор, пока не изменится знак числа в регистре 2. Вследствие этого меняется связь между предыдущим и следующим состояниями, т.е.система уравнений (1) заменяется сле- дующей(1 + се ), (6) Так как умножение на положительное число не меняет знаков, то знак ЪЬ+1 совпадает со знаком Ь , поэтому вновь вступает в силу правило. (1), Однако знак Ь,...

Номер патента: 1411740

Опубликовано: 23.07.1988

Авторы: Гузик, Золотовский, Коробков

МПК: G06F 7/556

Метки: вычисления, функции, экспоненциальной

...сумматор 12, регистр 13, выход14 устройства.Аргумент х записывается в и-разрядный регистр 1, который представляет собой регистр сдвига. Единичныевыходы всех разрядов регистра 1 (кроме старшего) соединены с входами(п)-разрядного комбинационного сумматора 2. Выходы сумматора 2 .соединены с входами регистра 1 со сдвигомна один разряд в сторону старших разрядов, Выход элемента 3 запрета соединен с входом регистра 1, управляю щнм сдвигом в нем на один разряд всторону старших разрядов, Выход элемента И 4 соединен с входом, управляющим записью сдвинутой суммы изсумматора 2 в регистр 1. Элемент 3запрета и элемент И 4 управляются,сигналом с тактового входа 5 устройства, Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6, сое-диненный с единичнымивыходами двухстарших...

Номер патента: 1411741

Опубликовано: 23.07.1988

Авторы: Коляда, Селянинов

МПК: G06F 7/72

Метки: запятой, модулярной, плавающей, системе, счисления, умножения, чисел

...являющегося оценкойдроби А В Я/М, выходит за пределыинтервала-р - 1, р - 1, то число35С 1 Р, В этом случае дробь С /М, гдеС - оценка дроби А В/М, являетсянормализованной и, следовательно,представляет собой мантиссу результата, в противном случае в качествемантиссы результата принимается дробьС/М. При этом в первом случае порядок результата определяется соотношением 4(С) = 1(а) + 4(В), а во втором - соотношением (С) = 1(а) +45+ 4 (В) - 1,Устройство работает следующим образом.На первом такте работы модулярныекоды (с 1,с(,) числителя А мантиссы М(а) и (1"1,) числителя В мантиссы М(В) с входов 3 и 4 поступаютсоответственно на первый и второйвходы блока 12 модульных умножителей,который получает модулярный код(ъ ъ) произведения С = А"В,...

Номер патента: 1411742

Опубликовано: 23.07.1988

Авторы: Коляда, Селянинов

МПК: G06F 7/72

Метки: вычитания, запятой, плавающей, сложения, чисел

...28 интегральных характеристик модулярного кода, который начинает вычисление поправки Амербаева 6(С)и коэффициентов симметрического полиади 5 10 г 8ва и коэффициентов симметрического полиадического кода, При этом поправкаАмербаева с выхода формирователя 28интегральных характеристик модулярного кода через четвертый информационный вход подается в блок 29 формирования признака аддитивного переполнения, где по ней и вычету 1 формируется признак аддитивного переполненияЯ , который передается с выхода, блока29 формирования признака аддитивногопереполнения на первый вход блока35 задержки55 ческого кода числа С. Одновременно сэтим на (Т+7)-м такте модулярные коды числа А с выхода второго элемента24 задержки и 3 с выхода блока...

Номер патента: 1411743

Опубликовано: 23.07.1988

Авторы: Календарев, Кряжев, Новоселов

МПК: G06F 11/36

Метки: контролем, микропрограммное, переходов

...вьделяют участки по правилу: кон цом участка является блок, которому предшествует слияние ветвей блок-схемы. Начало следующего участка совпадает с концом предьдущего, Пример вьделенного таким образом участка приведен на фиг. 3, где О -О - опе- рации в операционной части, а Х-Х- проверяемые условия ветвления. Пусть первая микрокоманда участка, выполняющая.операцию О и безусловный переход к следующей, располагается в ячейке памяти микропрограмм с адресом (001) . При вхождении в данный участок этот адрес загружается в регистр 3 начального адреса, где и хранится 40 до окончания участка. Кроме того, сигнатурные анализаторы адресов и условий устанавливаются в начальное состояние 0001.Поскольку различным значениям Х 45 соответствуют различные...

Номер патента: 1411744

Опубликовано: 23.07.1988

Авторы: Бакалец, Головин, Нусратов, Петросян, Файсканов

МПК: G06F 9/50

Метки: приоритетное

...сигнал свыхода элемента ИЛИ 14 поступаетодновременно на установочные входытриггера 11 запроса и счетчика 5,. который переводит их в исходное состояние, т.е. на выходе счетчика 5устанавливается адрес ячейки блока 4памяти, в. которой записана информация об абоненте, имеющем самый высший приоритет, а на выходе триггера11 запроса устанавливается сигнал,означающий для обслуживающего устройства, что нет прерывания. Активныйсигнал с выхода блока 15 элементовИЛИ поступает на установочный входрегистра 13 запросов, что приводитк его сбросу.Активный сигнал с выхода элемента ИЛИ 17 поступает наустановочный вход регистра 6 текущего приоритета, что приводит к установке на его выходе сигнала, соответствующего самому низшему приоритету,Пока не появится...

Номер патента: 1411745

Опубликовано: 23.07.1988

Авторы: Ефимов, Зарецкий, Костюченко, Мазаник

МПК: G06F 9/50

Метки: запросов, многоканальное, обслуживания

...фиг.1 представлена структурнаясхема устройства; на фиг,2 - структурная схема блока приоритета.Устройство содержит блок 1 элемен"тов И, группу блоков 2 элементов И,; блок 3 приоритета, элементы ИЛИ 4 и 5,каналы 6, в каждом канале сумматор7, элемент И 8, элемент ИЛИ 9 и элемент И 10, входящие в.блок 3 приори тета матрицу элементов 11 сравнения,группу элементов И,12,блок 13 элементов,И-ИЛИ-НЕ и сумматор 14,информационныевходы 15 устройства, запросные входы16 устройства, вход опроса 17 устрой ства, информационные выходы 18 устУройства выход 19 прерывания устрой, ства, а также группу входов 20,. груп"пу выходов 21 и группу выходов 22, блока 3,Устройство работает следующим об-разом,На сумматоры 7 каналов с входов15 заносятся...

Номер патента: 1411746

Опубликовано: 23.07.1988

Авторы: Маханек, Чернявский, Ярусов

МПК: G06F 9/50

Метки: приоритета, циклического

...И 9 узла 4 будет логический нуль, который закрывает третью схему выбора узла 3 анализа запросов,Таким образом, единичный сигнал будет только на выходе десятого элемента И второй схемы выбора узла 4 анализа, Этот сигнал в соответствии спроложенными связями поступает на выходы первого и третьего элементовИЛИ-НЕ 13 группы, что приводит к появлению кода 1010 =1 О, на адресномвыходе 18 устройства,Формула изобретенияУстройство циклического приоритета, содержащее регистр, информационные входы которого соединены с груп-, пои адресных выходов устройства, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия эа счет параллельного анализа запросов, устройство содержит элемент НЕ и два узла анализа запросов, каждый из которых...

Номер патента: 1411747

Опубликовано: 23.07.1988

Авторы: Кастерский, Макаров, Штанько

МПК: G06F 9/50

Метки: многоканальное, переменного, приоритета

...каналов. Тогда .элементы И 18 этих каналов открыты и наинформационном входе регистра 1 появляется серия импульсов,с объединенного выхода каналов 10, причем появление первого импульса совпадает с пятым тактом синхронизации на выходе 8.Импульс с объединенного выхода каналов 10 поступает на вход элемента И 5и на единичный вход триггера 3, нотак как триггер 3 находится в нулевом состоянии, элемент И 5 открыт иимпульс проходит на информационныйвход регистра 1,Так как триггер 6 находится в нулевом состоянии, то регистр 1 готовк последовательному приему импульсов,1В следующем такте синхронизации в последний разряд регистра 1 записывает-.ся единица, триггер 3 переходит в единичное .состояние и сигналом с инверсного выхода закрывает элемент...

Номер патента: 1411748

Опубликовано: 23.07.1988

Автор: Иванов

МПК: G06F 11/25

Метки: анализатор, сигнатурный

...изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4. Изобретение относится к вычислительной технике и может использоваться в контрольно-испытательной аппаратуре дискретных объектов,5Цель изобретения - уменьшение аппаратных затрат.На чертеже приведена функциональная схема сигнатурного анализатора.Анализатор содержит информационный 1 и тактовый 2 входы, формирователь 3 сигнатур, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, сумматор 5 по модулюдва, триггер 6, второй элемент 15ИСКЛЮЧАЮЩЕЕ ИЛИ 7, элемент И 8 ивыход 9 сигнала ошибки.Анализатор работает следующим образом.В исходном состоянии все последовательные элементы анализатора находятся в нулевом состоянии. В...

Номер патента: 1411749

Опубликовано: 23.07.1988

Авторы: Альтерман, Гладштейн, Комаров

МПК: G06F 11/25

Метки: анализатор, логический

...луча осциллографа 11 и дви 11749 4 5 10 15 20 25 30 35 40 45 50 55 жением луча вблизи узлов координатной сетки. Последовательная выдачасигналов управления лучом приводит кпоявлению на экране осциллографа 11очертания соответствующей цифры.Пример формирования двух цифр (код РА)показан на Фиг.5, где Х , У исигналы управления лучом, поступающие соответственно с первого, второго и третьего выходов блока постоянной памяти; Х- сигнал смещения между двумя соседними цифрами, поступающий через резистор 23 с выхода элемента И 22; Х, У - расстояние между соседними узлами координатной сетки,Коды с переключателя 21 и мультиплексора 19 задают ту область блока 16 постоянной памяти, где записаны сигналы управления лучом для отображения...

Номер патента: 1411750

Опубликовано: 23.07.1988

Авторы: Мансуров, Ржин

МПК: G06F 11/16

Метки: блоков, цифровых

...переполненияпервого счетчика 6 (тактон) поступает на вход чтения блока 11 памяти ина стробирующий вход блока 7 сравнения, Тем самым сравнивается число,содержащееся в регистре 2 сдвига,с эталонной сигнатурай, находящейсян нулевой ячейке блока 11 памяти.Принесовпадении указанных чисел на выходе несовпадения блока 7 сравненияФормируется сигнал, который поступает на выход 10 сигнала неисправностии на третий вход элемента ИЛИ 17,что приводит устройство в исходноесостояние. При совпадении чисел работа устройства не прерывается асигнал с выхода переполнения первогосчетчика 6, пройдя через элемент 14задержки, поступает на счетный входвторого счетчика 15, тем самым подготанливается к считыванию следующаяячейка блока 11 памяти, так как группа...

Номер патента: 1411751

Опубликовано: 23.07.1988

Авторы: Кондратов, Матвеев, Язневич

МПК: G06F 11/16

Метки: импульсов, распределителя

...указывает,на исправностьраспределителя 1 импульсов.Неисправности, которые могут возникнуть при работе распределителяимпульсов,.Неисправностикоторые могут возникнуть при работе распределителяимпульсов, можно разбить на две группы:при наличии сигнала на ожидаемомвыходе имеются сигналы и на другихвыходах; отсутствует сигнал на ожидаемом выходе,В первом случае при возникнсвенииуказанной неисправности при наличиисигнала на выходе мультиплексора 9отсутствует сигнал на выходе блока10 а поэтому появляются сигналы навыходе элемента 3 сложения по модулюдва и на выходе элемента И-НЕ 7, чтоприводит к установке триггера 2, сигнал с которого подается на выход 14сбоя устройства. Отсутствие сигналана инверсном выходе триггера 2 черезэлемент И б...

Номер патента: 1411752

Опубликовано: 23.07.1988

Автор: Матюшенко

МПК: G06F 11/22

Метки: цвм, электропитания

...группу 5 элемен-.тов регистрации, датчик 6 состояния,шину 7 питания положительной поляр,ности, шину 8 опорного напряжения,положительной полярности, шину 9очистки (сброса) элементов.10 регист. датчика б состояния, Данный режим повышает надежность измерений.Элемент 1 О регистрации (фиг,2)содержит фогоприемники 18, и 18.2,токоограничительный резистор 19, триггер 20 и светодиод 21. Оптическимисвязями 22.1 и 22.2 фотоприемники18.1 и 18.2 воспринимают сигналы светодиодных элементов 16 и 17, Фотоприемники 8. и 18.2 вместе со светодиодными элементами 16 и 17 образуют две оптронные пары и могут бытьреализованы, например, на базе оптопары типа АОТ 23,Устройство работает следующим образом.В исходном состоянии, когда всеконтролируемые...