Устройство для сложения и вычитания чисел с плавающей запятой

(54) уСТР ТАНИЯ ЧИ (57) Изо лительно для испо устройст функциони счисления ся расши счет раб ДЛЯ СЛОЖЕНИЯ И ВЫЧИВАЮЩЕЙ ЗАПЯТОЙ относится к вычиси предназначенов арифметических вающей запятой,модулярной системе изобретения являет- асти применения за улярной системе Я Ф ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ АВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Научно-исследовательский инсттут прикладных физических проблемим. А.Н.Севченко(56) Авторское свидетельство СССРУ 885999, кл. О 06 У 7/72, 1979,Авторское свидетельство СССРУ 1140114, кл. О 06 Р 7/49, 1983Авторское .свидетельство ССРУ 1266009, кл. 0 06 У 7/72, 1984,Авторское свидетельство СССРУ 1356821, кл. О 06 Р 7/72, 06.02 счисления. Поставленная цель достига" ется тем, что устройство для сложения и вычитания чисел с плавающей запятой, содержащее регистры 12 и 13 порядков первого и второго операндов, регистры 14 и 15 мантисс первого и второго операндов, блок 11 формирования дополнительного кода, вспомогательный регистр 26, вычитатель 23 порядков, блок 25 масштабирования, блок 21 модульных сумматоров, блок 31 сдвига, формирователь 34 порядка результата, элементы 22 и 24 задержки, блок 29 формирования признака аддитивного переполнения, блок 37 модульного умножения, блоки 17-20 мультиплексоров и блок 33 анализа полиадическо- а го кода, содержит блок 9 синхронизации, блок 10 элементов запрета схе- Д Р му 16 сравнения, блоки 27 и 36 мультиплексоров, формирователь 28 интегральных характеристик модулярного кода блок 30 вычисления интервально- ЭРж Ь го индекса числа, формирователь 38 номера нормирующего коэффициента блок 35 задержки, элемент 32 задержки с соответствующими связями. 5 ил,суИзобретение относится к вычислительной технике и предназначено для использования в арифметических,устройствах с плавающей запятой функциФ5 онирующих в модулярной системе счисления;Цель изобретения - расширение области применения Эа счет работы в модулярной системе счисления. .1 О 1411742 2(Т=1 оКГ, К - число оснований сис. темы счисления), элементы И 47 иИЛИ 48, второй триггер 49. Нулевойвход второго триггера 49 и второивход элемента И 47 объединены и подключены к входу запуска блока 9 синхронизации, вход режима которого соединен с единичным входом первоготриггера 45. Выход первого триггера45 соединен с первым входом элемента.И 47, Второй вход элемента ИЛИ48, вход младшего разряда регистра46 сдвига и нулевой вход первоготриггера 45 объединены и подключенык входу установки блока 9,Первый вход элемента ИЛИ 48 подключен к выходу первого разряда регистра 46 сдвига, Единичный вход второго триггера 49 соединен с выходомэлемента ИЛИ 48, а вход управлениясдвигом регистра 46 сдвига - с тактовым входом блока 9, Выход элементаИ 47, выходы (2 Т+5)-го и (Т+6)-горазрядов регистра 46 сдвига, выходвторого триггера 49 и выход (2 Т+10)-горазряда регистра 46 сдвига являютсясоответственно выходами с,первого попятый блока 9 синхронизации,Блок 33 анализа полиадического кода (фиг. 3) содержит элементы ИЛИ50,1-50.К, И 51.1-51.К, шифратор 52и группу 53 мультиплексоров.Формирователь 28 интегральных характеристик модулярного кода являетсяизвестным устройством конвейерноготипа 1.3 , быстродействие которогосоставляет (Т+1) такт при пропускнойспособности одна операция в один такт.Блок 31 сдвига осуществляет деление входного числа на два и представляет собой известное устройство длямасштабирования чисел 2,Третий элемент 32 задержки представляет собой цепочку из (Т+3) последовательно соединенных регистров.Формирователь 38 номера нормирующего коэффициента реализуется на основе постоянного запоминающего уст"родства. В его память по адресу Х+Э 14117Блок 37 модульного умножения реализуется с помощью постоянных запоминающих устройств, в -е из которых (=1,2К).по адресу Х; +2 1 записывается константау( 424Блок 30 реализован так, как это описано в 13.Блок 29 формирования признака аддитивного переполнения определяет величину Д и реализован и работает так, как это описано 1.4,Блок 35 задержки состоит из двух элементов задержки на два и один такт соответственно. Вход и выход первого из элементов задержки являются соответственно первыми входом и выходом блока 35 задержки. Вход и выход второго элемента задержки являются соответственно вторыми входом и выходом блока 35 задержки.Формирователь 34 порядка результата реализуется на основе постоянного запоминающего устройства, В его память по адресуЗЬС, Зе.,фт-Я, Ч- диапазон изменения порядков операндов.Устройство осуществляет алгебраическое сложение (сложение или вычи тание) чисел а=(л(в). (а), Ь=(ц(Ь), (Ь), представленных в форме с плавающей запятой, где р(а)=А/М и Ь)= . =В/М - мантиссы, Ч(а и 1(Ь) - порядки операндов а и Ъ соответственно, м-,м,.Устройство работает следующим образом.Для определенности допустим, что 4 а)71(д). По сигналу, подаваемому с установочного входа 3 в блок 9 синхронизации, в младший разряд регистра 46 сдвига записывается единица, второй триггер 49 посредством элемента ИЛИ 48 устанавливается в единичное состояние, а первый триггер 45 - в нулевое состояние (фиг, 2), тем самым устройство приводится в исходное рабочее состояние. Когда Г вида операции, подлежащий выполнению, с входа 2 устройства подается на единичный вход первого триггера 45, который устанавливается в единичное состояние,Если Г=1, то по сигналу, подаваемому со входа 1 запуска на управляю(2) где м; .,=М.,/ш;,Х,. а 0,1ш,.-1, 1 Е 0,1К,ОСхема 16 сравнения на своем выходе вырабатывает единичный сигнал,если Х)У, где Х и У - величины, пода"ющиеся соответственно на первый ивторой входы схемы 16 сравнения.,Первый элемент 22 задержки представляет собой цепочку иэ (2 Т+9) последовательно соединенных регистров, входпервого из которых является входом,а выход последнего - выходом первогоэлемента 22 задержкиВторой элемент 24 задержки представляет собой цепочку из (Т+3) последовательно соединенных регистров.Блок 25 масштабирования чисел пред ставляет собой известное устройствоконвейерного типа 21, быстродействие которого составляет Т;-Т+3 тактовпри пропускной способности одна операция масштабирования в один такт.Блок 25 масштабирования чисел осуществляет деление входного числа АеЭ,заданного модулярным кодом, на константу Б где 1 - номер масштаба.Результатом указанной операции являлется модулярный код числа А, являющегося некоторым приближением величины А/Б,1)= - М, ,пМ.;где ш Фэш к - ОснованиЯ МОДУЛЯРнойсистемы счисления, являющиесяпопарно простыми числами;ш =ш - вспомогательный модуль, выбираемый из условий шр 2 ш+к-+К, ш 7, К, М,= Г ш;1=)Блок 30 вычисления интервальногоиндекса числа служит для определенияпо модулярному коду.(сс числа А машинного интервального индексапо формулеК- (М . с,(ш;1(А)ш ) (=ш шх 55щий вход блока 10 элемеитов запрета,управляющие входы приема кода регистра 14 мантиссы первого операнда, регистра 2 порядка первого операнда,5регистра 13 порядка второго операндаи в блоке 9 синхронизации на второйвход элемента И 47 в нулевой входвторого триггера 49, второй триггер49 обнуляется, на первом выходе блока 9 синхронизации вырабатываетсясигнал 6,.1, подаваемый на управляющий вход приема кода регистра 15мантиссЬ второго операнда,В регистры 14 и 15 мантисс первого и второго Операндов соответственно с входов 5 и 6 устройства принимаются соответственно модулярные коды(с к) числителя А мантиссыр(а ) и (р. , р, числителя в мантиссы (Ь), в регистр 12 порядка первого операнда и регистр 13 порядкаторого Операнда входов 7 и 8 устройства принимаются двоичные кодыпорядков 4(а) первого операнда и (Ь) 25второго Операнда соответственно и после этого начинается первый такт ра,боты устройства.На каждом такте работы устройствапо сигналу, подаваемому с тактового д 0входа 4 устройства в блок 9 синхронизацпи содержимое регистра 46 сдвига (Фнг, 2) сдвигается на Один бит всторону старших разрядов, при этомво второй триггер 49 записывается35единица посредством элемента ИЛИ 48,когда первый разряд регистра 46 сдвига принимает единичное значение,На первом такте работы устройствамодулярный код числа В с выхода регистра 15 мантиссы второго операндапоступает на. вход блока 11 Формирования дополнительного кода, которыйполучает моцулярный код числа -В,подаваемый через блок 10 элементовзапрета на информационный вход регист-ра 15 мантисСы второго Операнда. Запись числа -Б в регистр 15 мантиссывторого операнда происходит лишь тогда, когда выполняемой операцией является вычитание, так как в этом случае на первом выходе блока 9 синхронизации вырабатывается сигнал 6,=1,Подаваемый на управляющий вход приемаКода регистра 15 мантиссы второго опе эанца, Оцчовпеменно с этим содержи -мые регистров 12 и 13 порядков перно-.го и второго операндов соответственНО подаются соответственно на первый и второй входы схемы 16 сравнения, на выходе которой формируется сигнал 6 - -1На втором такте сигнал 6=1 с выхода схемы б сравненчя подается на управляющие входы блоков 17, 19, 20 и 36 мультиплексоров, в соответствии с чем модулярный код числа А с выхода регистра 14 мантиссы первого операнда через второй вход блока 19 мультиплексоров поступает во второй элемент 24 задержки, модулярный код числа В (символозначает + или -) с выхода регистра 15 мантиссы второго операнда через второй информационный вход 8 блока 20 мультиплексоров - на первый вход блока 25 масштабирования чисел, содержимое регистра 12 порядка первого операнда через второй инФормационный вход блока 1 Мультиплексоров - на вход первого элемента 22 задержки и первый вход вычитателя 23 порядков, содержимое регистра 13 порядка второго операнда через второй информационный вход блока 36 мультиплексоров - на второй вход вычитателя 23 порядков, на выходе которого сформируется величина 1 =4 а)-4(Ь), передающаяся на второй вход блока 25 масштабирования чисел, где со следующего такта начинается масштабирование числа В на константу Б 1.На (Т+6)-м такте работы устройства модулярные коды чисел А с выхода втол рого элемента 24 задержки и "В с выхода блока 25 масштабирования чисел поступают соответственно на второй и первый входы блока 21 модульных сумматоров, который находит модулярный код.числа С=А+В, передающийся во вспомогательный регистр 26. Так как на данном такте на управляющий вход блока 27 мультиплексоров с третьего выхода блока 9 синхронизации подается сигнал 6=0, то модулярный код числа с выхода блока 25 масштабирования чисел через первый информационный вход блока 27 мультиплексоров передается в блок 30 вычисления интер-. вального индекса числа, где в течение очередных Т тактов, считая текущий, в соответствии с (2) вычисляется машинный интервальньй индекс 1(6) числа.На (Т+7)-м такте работы на управляющий вход блока 27 мультиплексоров с третьего выхода блока. 9 синхронизации подается сигнал =:1, поэтому мо7 141174 дулярный код числа А с выхода второго элемента 24 задержки через второй информационный вход блока 27 мультиплексоров передается в блок 30 вычисленияинтервального индекса числа для вычисления машинного интервального индекса 1(А) числа, модулярный код числа С с выхода вспомогательного регистра 26 подается на вход формирователя 28 интегральных характеристик модулярного кода, который начинает вычисление поправки Амербаева 6(С)и коэффициентов симметрического полиади 5 10 г 8ва и коэффициентов симметрического полиадического кода, При этом поправкаАмербаева с выхода формирователя 28интегральных характеристик модулярного кода через четвертый информационный вход подается в блок 29 формирования признака аддитивного переполнения, где по ней и вычету 1 формируется признак аддитивного переполненияЯ , который передается с выхода, блока29 формирования признака аддитивногопереполнения на первый вход блока35 задержки55 ческого кода числа С. Одновременно сэтим на (Т+7)-м такте модулярные коды числа А с выхода второго элемента24 задержки и 3 с выхода блока 25масштабирования чисел подаются соответственно на первый и второй информационные входы блока 29 формирования признака аддитивного переполнения, который начинает формированиевеличины Я,На (Т+8)-м такте модулярный код Сс выхода вспомогательного регистра26 передается на входы блока 3 сдвига и третьего элемента 32 задержки,Блок 31 сдвига начинает вычислениечисла С =С/21,На (2 Т+6)-м такте работы устрой-ства с второго выхода блока 9 синхронизации на управляющий вход блока29 формирования признака аддитивногопереполнения подается сигнал 6 =1,благодаря чему величина Я , сформированная в данном блоке, суммируетсяс величиной 1(3), поступившей через третий информационный вход блока29 формирования признака аддитивногопереполнения с выхода блока 30 вычисления интервального индекса числа,и получается вычет ( Я+1("В)1На (2 Т+7)-м такте работы устройства с второго выхода блока 9 синхронизации на управляющий вход блока29 формирования признака аддитивного переполнения передается сигнал6=0, благодаря чему полученный вычет суммируется в данном блоке с величиной 1(А), поступившей с выходаблока 30 вычисления интервального индекса числа, и получается вычет1 =Я +1(А)+1(В)1На (2 Т+8)-м такте работы устройства формирователь 28 интегральныххарактеристик модулярного кода завершает формирование поправки Амербае 15 20 25 30 35 40 45 50 На (2 Т+9)-м такте работы устройства коэффициенты симметрического полиадического кода с выходов формирователя 28 интегральных характеристикмодулярного кода подаются на входыблока 33 анализа полиадического кода,который на первом и втором своих выходах формирует старший ненулевой коэффициент симметрического полиадического кода Х и его номер 1 соответственно, при этом знаковый (старший)бит коэффициента Хпередается навторой вход блока 35 задержки, а числа Хи 1 соответственно получают напервый и второй входы формирователя38 номера нормирующего коэффициента,который на (2 Т+10)-м такте работы устройства на своем выходе формирует величину 1 (см. (1.На заключительном (2 Т+11)-м тактевеличина 1(а) с выхода первого элемента 22 задержки поступает на пер.вый вход формирователя 34 порядка результата, на второй и третий входыкоторого поступают соответственно величины 1 с выхода формирователя 38/номера нормирующего коэффициента иЯ с первого выхода блока 35 задержки. Кроме того, величина 1 с вьп:ода формирователя 38 номера нормирующего коэффициента подается на второй входблока 37 модульного умножения, на первый вход которого с выхода третьего. элемента 32 задержки поступает величина С. Блок 37 модульного умножения находит модулярный код величины С=С Б , который поступает на первый информационный вход блока 18 мультиплексоров, на второй информационный вход которого с вьжода блока 31 сдвига подается величина С =(С/21, Науправляющий вход блока 18 мультиплексоров подается сигнал Я, с первого выхода блока 35 задержкй.9 14117Б зависимости от значения величины Я на первом выходе формирователя 34 порядка результата и выходе блока 18 мультиплексоров формируются соответст 5 вующие значения порядка результата и числителя нормализованной мантис сы результата. Если ЙС=1, на выходе 44 мантиссы. результата и выходе 41 порядка результата устройства, получают соответственно величины Сд и 1(а)+1, а при Я =0 - величины С и 4(а)-1 .На втором выходе формирователя 34 порядка результата формируется признак переполнения, который может быть считан посредством выхода 42 переполнения устройства.На знаковыйвыход.43 с второго выхода блока 35 задержки передается знак результата, а на выхо О де 40 появляется сигнал окончания операции сложения чисел.На выходе 39 готовности единица появляется на втором такте. Это означает, что, начиная с указанного мо мента временив устройстве может быть инициирована новая операция сложения чисел . Таким образом, при работе устройства в условиях максимальной загрузки его пропускная способность ЗО составляет одну операцию не более чем в два такта.,Формула изобретения 35Устройство для сложения и вычитания чисел с плавающей запятой, со, держащее регистр мантиссы первого операнда, регистр мантиссы второго операнда, регистр порядка первого 1 О операнда, регистр порядка второго операнда, блок формирования дополнительного кода, вспомогательный регистр, вычитатель порядков, блок масштабирования чисел, блок модульных сумматоров, блок сдвига, блок формирования признака аддитивного переполнения, формирователь порядка результата, два элемента задержки, блок модульного умножения, четыре блока мультиплексоров и блок анализа полиадического кода, содержащий К (К - количество оснований системы счисления) элементов ИЛИ, Кэлемент И и шифратор, причем входы мантисс первого и второго операндов устройства соединены соответственно с информационным входом регистра мантиссы первого операнда,и с установочным входом 42 10регистра мантиссы второго операнда,входы порядков первого и второго операндов устройства соединены соответственно с информационными входами регистров порядка первого и второгооперандов, входы разрешения приемакоторых объединены и соединены свходом разрешения приема регистрамантиссы первого операнда и с входомзапуска устройства, выходы регистровпорядка второго и первого операндовсоединены соответственно с первым ивторым информационными входами первого блока мультиплексоров, выход которого соединен с входом первого элемента задержки, выход которого соединен с первым входом формирователя порядка результата, выход порядка которого является выходом порядка результата устройства, выходы блока модульного умножения и блока сдвига соединены соответственно с первым и вторыминформационными входами второго блокамультиплексоров, выход которого является выходом мантиссы результата устройства, выход регистра мантиссы второго операнда соединен с входом блокаформирования дополнительного кода ис первым информационным входом третьего олока мультиплексоров, второй информационный вход которого соединенс выходом регистра мантиссы первогооперанда и с первым информационнымвходом четвертого блока мультиплексо-.ров, второй информационный вход которого соединен с выходом регистра мантиссы второго операнда, выходы четвертого блока мультиплексоров и вычитателя порядков соединены соответственно с информационным входом и свходом номера масштаба блока масштабирования, выход третьего блока мультиплексоров соединен с входом второго элемента задержки, выход которого соединен с первым информационнымвходом блока формирования признакааддитивного переполнения и с входомпервого слагаемого блока модульныхсумматоров, выход которого соединенс входом вспомогательного регистра,выход которого соединен с входом блока сдвига, выход блока масштабирования чисел соединен с вторым информационным входом блока формированияпризнака аддитивного переполнения и .с входом второго слагаемого блока модульных сумматоров, причем в блокеанализа полиадического кода -й вход(1+1-,-го элемента ИЛИ, прямой выходпервого элемента ИЛИ и выходы элементов И с первого по ( К)-й соединенысоответственно с входами шифратора,о т л и ч а ю щ е е с .я тем, что,с целью расширения области примененияза счет работы в модулярной системесчисления, оно содержит блок синхронизации, блок элементов запрета, схему,сравнения, пятый и шестой блокимультиплексоров, формирователь интег"ральных характеристик модулярного кода, блок вычисления интервального индекса числа, формирователь номеранормирующего коэффициента, блок задержки и третий элемент задержки,причем блок анализа полиадическогокода дополнительно содержит группумультиплексоров, причем входы запуска и вида операции устройства, установочный и тактовый входы устройства соединены соответственно с входами запуска, режима, установки итактовым входом блока синхронизации;первый выход которого соединен с входом разрешения приема регистра мантиссы второго операнда, информационный вход которого соединен с выходомблока элементов запрета, информационный и управляющий входы которого соединены соответственно с выходом блока формирования дополнительного кодаи с входом запуска устройства, выходы регистров порядка первого и второго операндов соединены соответственно с первым и вторым входами схемысравнения, выход которой соединен суправляющими входами первого, третьего и четвертого блоков мультиплексоров, выходы блока масштабирования чисел и второго элемента задержки соединены соответственно с первым и вторым информационными входами пятогоблока мультиплексоров, выход которогосоединен с входом блока вычисленияинтервального индекса числа, выход которого соединен с третьим информационным входом блока формирования признака аддитивного переполнения, входзадания режима которого соединен свторым выходом блока синхронизации,третий, четвертый и пятый выходы которого соединены соответственно с управляющим входом пятого блока мультиплексоров, с входами готовности и окончания работы устройства, входы уменьшаемого и вычитаемого вычитателя порядков соединены соответственно с выходами первого и шестого блоков мультиплексоров, первый и второй информационные н управляющий вход шестого блока мультиплексоровсоединены соответственно с выходами регистров порядка первого и второго операндов и с выходом схемы сравнения, выход вспомогательного регистра соединен с входами третьего элемента задержки и формирователя интегральных характеристик модулярного кода, выход поправки Амердаева которого соединен с четвертым входом блока формирования признака аддитивного переполнения, выход которого соединен с первым входом блока задержки, выходы коэффициентов полиадического кода формирователя интегральных характеристик модулярного кода соединенысоответственно с входами элементовИЛИ олока анализа полиадического кода,выход старшего мультиплексора группы которого соединен с вторым входом блока задержки, выходы мультиплексоров группы, кроме старшего, и выход шифратора блока анализа полиадического кода соединены соответственно с первым и вторым входами формирователя номера нормирующего коэффициента, выход третьего элемента задержки соеди- нен с входом первого сомножителя бло" ка модульного умножения, вход второго сомножителя которого соединен с выходом формирователя номера нормирующего коэффициента и с вторым входом формирователя порядка результата, выход переполнения которого является выходом переполнения устройства, первый выход блока задержки соединен с управляющим входом второго блока мультиплексоров и с третьим входом формирователя порядка результата, второй выход блока задержки является знаковым выходом устройства, причем в блоке анализа полиадического кода выход шифратора соединен с управляющими входами мультиплексоров группы, информационные входы которых соединены с входами соответствующих элементов ИЛИ, 143 3 7421411742 ФОМГЫ тактоЮ 10012 О м 15 Ю.17 Нривра таюмюд б 782 Бмк(В дккк 2 б йевк 22 йока Рак У 1 Ф дЮ ПМ АМ 2 куще Бда М йвО йеЯ Составитель А.Клюев.Реше Реда 3655/44 Тираж 704 ВНИИПИ Гоеуда по делам и 113035, Москва, Подписноеитета СССР ственного обретений -35, Рауш открытииая наб., д, 4/5 Производственно-полиграфическое предприятие, г, Ужгород, ул. Проек