Патенты опубликованные 30.10.1987

Номер патента: 1348825

Опубликовано: 30.10.1987

Авторы: Дрозд, Паулин, Полин, Синегуб

МПК: G06F 7/50

Метки: запятой, плавающей, суммирования, чисел

...на О, 1,2 , и разрядов.На выход блока 5 одновременно поступают 2 п-разрядные суммы Б,Я2 п дТаким образом, блок 5 формируетсуммы мантисс Л и В в ко,пичестве 2 п++2, где п-разрядность мантисс Ь и В. Знак выравнивающей разности, модуль выравнивающей разности, сформированные суммы мантисс поступают в блок 6 на входы 12 и 13. Здесь происходит выбор нужной частичной суммы следующим образом: при ху выбирается результат из подготовленных сумм, гд мантисса В сдвигается относительна ьпднтиссы А, при х с у выбирается неэультат из подготовленных частичных сумм, где мантисса А сдвигается относительно мантиссы В. Конкретньги ре;ультат выбора зависит от величины модуля выравнивающей разности, показывающей насколько разрядов одна мантисса сдвинута...

Номер патента: 1348826

Опубликовано: 30.10.1987

Авторы: Грязев, Попов, Степанов

МПК: G06F 7/50, G06F 7/64

Метки: двоичных, суммирования, чисел

...45 устройства для суммирования, например, четырехразрядного накапливающего сумматора 2 и регистра 1, когданеобходимо суммировать многократноодин и тот же двоичный код, например,код числа 15. Дпя этого случая полная емкость накапливающего сумматора2 и регистра 1 равна 2 16, а разФность М для коэффициента 1 с, выбранного в соответствии с указанным ранееусловием, т.е. 1=1, составляет М ==(2 -10 )=6.Если начальные условия таковы,что в регистре 1 постоянно находитсядвоичный код числа 15, а накапливаю5 10 15 20 25 30 35 40 45 50 55 щий сумматор 2 обнулен, то при поступлении первого сигнала на вход 4 код числа 15 будет записан в накапливающий сумматор 2. При поступлении второго сигнала на вход 4 будет осуществляться суммирование кода...

Номер патента: 1348827

Опубликовано: 30.10.1987

Авторы: Дрозд, Парасочкин, Полин, Ткаченко

МПК: G06F 7/544

Метки: вычисления, значений, полинома

...синхросигналов, управляющих режимом записи и чтения, выполняет сцтгяанпе и запись информации соотвгтв;цо, первой и второй половитакта работы устройства. Считаняс; значение показателя степени.цшается на единицу на вычитателе14 единицы и в конце первой полови.н таРта запигается через первый П, Мацояццй ВХОД В РРГИГтР-МУЛЬ- - цп.сР. 1 о. через втой информаьй вх";: в р г 1 с р альтии.ексор ч в.-.псь.вз т н макс цмальц е начгч, ко затея . стгпсци На выход ГРгц тра-мульт 1 плекссра 19 выдаетсяодно из значений ;оказателя степени в зависцьсти от значения поступающегоо ца управляющий вход сигнала.Этот сигнал формируется триггером ф15, котс:рый объединягт ца входе ИЛИсигцалы кда с выхода блока 4 памяти, и устанавливается по фронту синхросигнача в...

Номер патента: 1348828

Опубликовано: 30.10.1987

Авторы: Максимов, Просочкин, Свиньин

МПК: G06F 7/544

Метки: воспроизведения, функций

...степени на томучастке, которые хранят ся в последовательныхячейках ПЗУ 6 в порядке,приведенном на фиг.Зб.Номер участка 3 задается кодом надвух младших разрядах счетчика 4.Различие режимов ФП и ГФВ заключается только в том, что в режимеФП на вход адреса ПЗУ 6 и вход сумматора 25 поступает через мультиплексор 20 линейно нарастающий код с выхода счетчика 4, а код, определяемыйзначениями, записанными до запускапредлагаемого устройства, - на воспроизведение функции в ОЗУ 23. Поэтому в дальнейшем этй режимы не разК моменту г., (см. фиг,2) на входе накапливающего регистра установлено первое произведение С В (х),передний фронт второго тактового импульса с выхода элемента И-НЕ 3 через элемент И 12, работа которогоразрешается логической единицей...

Номер патента: 1348829

Опубликовано: 30.10.1987

Автор: Пьянков

МПК: G06F 7/544

Метки: вычисления, функции

...6 и одновременно через вход 46 коммутатора 17 - нд вход 70 сумматора-вычптателя 7. Переленцдя О из регистра 1 поступает цд вход 41 сумматора-вычптдтеля 5, на вход 62 которого через вход 47 коммутатора 15 и сдвигдтеля 12 из блока 13 пдмяти подается константа дгссд 2. Блок управления днализи - рует знаковый разряд регистра 3, поступивший ца его вход 52, и выдает сигналы управления знаком алгебраического сложения нд управляющие входы суммдторов-вычитателей 5-7, согласно алгоритму (4). При этом сдвигдтель 12 производит сдвиг нормализованной константы 2 агсг.р 2наразрядов вправо, т.е. производит денормдлизацию константы. На вход 67управления сдвигом сдвигателя 11 через вход 81 коммутатора 18 подаетсяс выхода сумматора 9 значение 21 с...

Номер патента: 1348830

Опубликовано: 30.10.1987

Авторы: Баранова, Востоков

МПК: G06F 7/548

Метки: вычисления, косинуса, методом, синуса, табличным, угла

...(ОК) . Для значения аргумента в разрядах и и исоответственно 01 (11 квадрант) адреса функции зп х образуется через ОК, адрес функции соз х - через ПК. Для значений аргумента в разрядах и и исоответственно 10 (111 квадрант) адрес функции здп х обра,уется через 1 К, и адрес функции соь х - через ОК, Для значений аргумента н разрядах и и исоответс- Беццо 11 ( 1 Ъ квадрант) зпрес фуцкции здп х образуется через ОК, а адрес функции сов х - через ПК.В сумматоре 4 образуется адрес ячейки блока 3 постоянной памяти.Если передача аргумента дешифратором 1 О режима разрешается в ПК, на вход второго слагаемого сумматора 4 поступает величина аргумента без изменений. Если передача аргумента дешифратором 10 режима разрешается в ОК, на вход второго...

Номер патента: 1348831

Опубликовано: 30.10.1987

Авторы: Валов, Виткин, Герасимов, Кубовэ

МПК: G06F 7/552

Метки: вычисления, степенной, функции

...основан на том, что при режиме возведения в квадрат после завершения цикла вычисления содержимое прямых выходов счетчика 2 является корнем квадратным от величины, снимаемой с выходов накапливающего сумматора 4.Режим 2-ой извлечения квадратного корня задается нулевым сигналомБЯ =0 с входа 18 режима устройства.В этом режиме единичным сигналомс пятого выхода 4 блока 7 управления мультиплексор 15 подключает навторой вход первой схемы 1 сравнениявыход комбинационного сумматора 17,коммутатор 16 подключает на выход19 результата прямой выход счетчика2, на второй вход схемы 14 сравнения .выход накаплицаюшгго сумматораВ результате таких подключений цавторые входы схем 14, 1 сравнениябудут подаватгся значеция, гоответствующгц концам...

Номер патента: 1348832

Опубликовано: 30.10.1987

Авторы: Золотовский, Коробков

МПК: G06F 7/556

Метки: вычисления, функции, экспоненциальной

...триггеры 4 и 16 в единичное состояние. В дальнейшем информация в регистре 5 сдвигается и последний начинаег заполняться инверс ными значениями величины х . Виталкивание информации из регистра 5 означает, что началось вычисление точного значения функции е , Так как2 2 2, .2- х - к,2" к. 5е = е - )та,цля получения точного значения у необходимо ш раз возвести вква ра-. Эта осуществляется послецовательно тп раз в квацраторе б. При5 первом возведснии в квадрат берутся старшие разряды числа, кат рые хранились в регистре 5, и и:тадшая част;числ 1 х ", т;оступатпщая с входа 1. ь числаойства, а рыи подклюнта И",И 2 стляетсятигля х т,;,чального т, чтый ли и - нечеткое она доводится дочетного прибавлением единицычисло разрядов величины х...

Номер патента: 1348833

Опубликовано: 30.10.1987

Авторы: Литвин, Хохлов, Циделко, Шантырь

МПК: G06F 7/556

Метки: потенцирования

...Х и (1-х), т,е. умножению х или (1-х) на 2Иэ блоков 3 и 4 памяти выбираются соответственно значения корректирующих функций ч(х) и ч (х),1(х) и поступают на входы сумма.торов в соответствии с риг. 1,на выходе сумматора 9 получаем окончательныйрезультат, Так как функции Ч,(х)+(х), Ч(х) Ч(х), а у,(х), а у,(х) бу (х) отрицательные,то для получения верного результата необходимо осуществить преобразование значения упомянутых функций в дополнительный код. На практике в блоках 3 и 4 памяти следует записывать значения в обратном коде, а по входам переноса сумматоров 6 - 9 подключается вход "1" устройства, обеспечивая таким путем получениедОполнительного кода непосредственнона сумматоре.;,-6 4 (х)мскс ц (х)мокс Ь у (х) с 20 Дополнительная двойка в...

Номер патента: 1348834

Опубликовано: 30.10.1987

Авторы: Гнедовский, Дмитров, Маслова, Подзолов, Тимонькин, Ткаченко, Харченко, Хлебников

МПК: G06F 9/50

Метки: обслуживания, приоритетного

...органом, а следовательно, необходимо произвести сдвиг информации в блоке 1 памяти. Поэтому сигнал с входа 29 через открытый элемент И 11 поступает в блок 1 памяти, где 34 4и производит сдвиг информации, Крометого, если сдвиг произошел в процессепоиска места для очередной заявки, тоочевидно, что у заявок, хранящихся вблоке 1, изменяются адреса, поэтомуизменяется адрес и в счетчике 2,,Сигнал через элемент И 16 поступаетна вычитающий вход счетчика 2. Вэтом случае исключается возможностьпропуска одного из кодов приоритетов для сравнения на элементе 5 сравнения.Чтобы исключить возможность прихода очередной заявки на вход 17 вто время, когда еще не найдено место для ранее пришедшей заявки, сигналы синхронизации поступления заявок...

Номер патента: 1348835

Опубликовано: 30.10.1987

Автор: Гаврилов

МПК: G01R 31/303

Метки: больших, интегральных, схем

...блока 7 памяти через регистр 8. Появление этого сигнала на выходе регистра 8 вызывает наращивание счетчика 4 через формирователь 10 импульсов, производится запрос блока б памяти через формирователь 11 импульсов, перепись выбранной информации иэ блока 6 памяти в счетчик 5 по сигналу с формирователя 12. Формирователи 10-12 предназначены для организации последовательности этих действий.Таким образом, осуществляется переход на любой адрес тестов, хранимых в блоке 7 памяти. Отличительной особенностью предлагаемого устройства является возможность различать переходы на любой адрес блоков 7 памяти в зависимости от номера такта работы устройства.Вход в один и тот же цикл тестов возможен из любого адреса блоков 7 памяти, а также выход из каждого...

Номер патента: 1348836

Опубликовано: 30.10.1987

Авторы: Воронцова, Моисеев, Потоцкий

МПК: G06F 11/10

Метки: модулю, три, умножения

...на второй регистр 2. На первый регистр 1 осуществляется запись контрольного кода первой группы разрядов множителя, сформированного на первом узел 9 свертки по мо- Фдулю три. Результат умножения контрольных кодов множимого и множителя поступает с узла 15 умножения по модулю три на третий сумматор 19 по модулю три, где осуществляется его сложение с содержимым пятого регистра 5 (в первом такте его значение равно нулю). Контрольный код результата умножения первого такта записывается на четвертый регистр 4.В начале второго такта на узлах 11, 13 свертки по модулю три форми 40 руются контрольные коды поразрядных сумм и переносов первого промежуточного произведения блока 7 умножения, Далее на узле 14 осуществляется инвертирование по...

Номер патента: 1348837

Опубликовано: 30.10.1987

Автор: Курочкин

МПК: G06F 11/18

Метки: адаптивное, восстанавливающее

...состоянием 3. Работа в режиме 2 из 3 ведется беэ формированиясигнала критической ошибки.После завершения цикла сдвиговсостояние счетчика определяется числом единиц, поступивших на вход -1",Как следует иэ таблицы, возбуждениелюбого из выходов дешифратора О,(и/2+1)-(и) соответствует принятиюрешения о единичном выходном сигнале,который снимается с выходя элементаИЛИ 31. Если возбужддются гыходы "0"или "1" деифрдтора, то устанавливается сигнал критической ошибки цдвыходе 14. Перевод устройства в режиме адаптации установкой в едцци; -цое состояние входа 15 настройки вызывает блокировку сигнала на выход.14 и уменьшение содержимого счетчика29 на единицу, Как только порог блока 2, хранящийся в счетчике 29 умеьшается до двух, то нд выходе...

Номер патента: 1348838

Опубликовано: 30.10.1987

Авторы: Бесов, Сафин

МПК: G06F 11/26

Метки: устройств, электронных

...эталонный код, соответствующий ответным сигналам исправногоконтролируемого объекта. По окончании переходных процессов в контролируемом объекте ЭВМ 1 по шине 11 запускаеР тактовый генератор 5, который начинает вырабатывать последовательность тактовых импульсов, посту- Опающих на вход распределителя 6 импульсов, который обеспечивает выдачуодиночных импульсов с первого и второго выхода и последовательность импульсов с третьего выхода, По импульсу с первого выхода распределителя 6 в блоке 3 сравнения происходит фиксация результата сравненияэталонного кода с кодом контролируемого объекта. Зафиксированный кодрезультата сравнения с выходов блока3 сравнения поступает на информационные входы регистра 2 сдвига и импульсом с второго выхода...

Номер патента: 1348839

Опубликовано: 30.10.1987

Авторы: Гудзенко, Кельнер, Сигалов, Юрасов

МПК: G06F 11/28

Метки: блоков, отладки, программно-аппаратных

...условиямиво время отладки при каждом обращении МП к памяти или УВВ на одном изуправляющих выходов элементов ИЛИ 78или 66 соответственно вырабатываетсясигнал уровня "1".В регистры 8-11 записываются кодыусловий, по которым отладка должнаначаться, а также условия окончанияотладки. В соответствии с этими условиями на единичном выходе триггера 2554 вырабатывается сигнал режима. Врежиме отладки этим сигналом блокируется блок 1 постоянной памяти, включается блок 7 оперативной памяти(через элемент И 87), этот же сигналблокирует работу дешифратора 24,Перейдя в режим отладки, микропроцессор начинает отработку программы, загруженной в блок 12 оперативной памяти отлаживаемых программ, либо находящейся в памяти ОМУ(в зависимости от...

Номер патента: 1348840

Опубликовано: 30.10.1987

Авторы: Батраков, Квасов, Мурин, Назаров, Трунков

МПК: G06F 11/28

Метки: отладки, программ

...пока сигнал его переполнения не будет выдан на управляющий выход 29 устройства, сигнализируя об окончании работы устройства во втором режиме,зывающую часть (модуль) программы из вызываемой, Код с группы выходов счетчика 63 адреса возврата каждой ячейки поступает на вторую группу информационных входов соответствую 5 щих схем 64 сравнения, на первыегруппы информационных входов которых поступает значение текущего адреса выполняемой программы с группы 58 информационных входов.При поступлении сигнала с третьего выхода дешифратора 10 команд на вход 36 БП блок 1 буферной памяти работает следующим образом. Этот сигнал поступает на первый вход элемента И 53 каждой ячейки, На выходе элементов И 53 ячеек БП, имеющих разрешающие потенциалы на...

Номер патента: 1348841

Опубликовано: 30.10.1987

Авторы: Богданова, Будовский, Бурковский, Гольдберг

МПК: G06F 11/28

Метки: отладке, прерывания, программ, сигналов, формирования

...некоторая младшая часть адреса, сформированного в магистрали ЭВМ.После заноса исходных данных и разметки блока 12 на входе 34 устанавливается потенциал высокого уровя "1", а на входе 35 - низкого уровня 0", что соответствует режиму отладки программ. В результате разрешается прохождение строба адреса с выхода 9 через элемент 21. Формируется потенциал низкого уровня на втором установочном входе мультиплексора 14, запрещающий прохождение в устройство данных с входа 37. Через инвертор 16 на первый установочный вход мультиплексора 14 поступает потенциал высокого уровня, разрешающий прохождение информации с выхода блока 12 на регистр 13. В режиме отладки при выполнении микроЭВМ некоторой программы строб адрес с входа 9 устройства через...

Номер патента: 1348842

Опубликовано: 30.10.1987

Авторы: Жабыко, Попеленский, Солодихин, Солодовников

МПК: G06F 13/16

Метки: внешних, ленте, магнитной, накопителем, сопряжения, устройств

...1 по входу 3640 (фиг,10)Ланные во входной регистр112 поступают иэ блока 6, сопровождаемые синхронизиручщими сигналами146. Память блока 7 состоит из двуходинаковых узлов 117 (ОЗУ 1) и 11845 (ОЗУ 2) с трехстабильным выходом. Счетчики 15 н 116 адреса формиручт текущие значения адресов памяти. В исходном состоянии триггер 57 ( фиг.2Ус -танонлен н "1" (А=1), что соотнетст -5 п вует записи н узел 117 (вход 133 блока 7). Счетчик 115 адреса считаетадрес в направлении увеличения по запускающему сигналу 147 занесения ипамять. После заполнения ОЗУ 1, когда55 адрес вновь станет равен "0", дешифратор 119 вырабатьвает сигнал АДРМАХ на выходе 140, который перебрасывает триггер 57 (А=О) и триггер 58в блоке 1 по входу 90, устанавливая42 поступают на...

Номер патента: 1348843

Опубликовано: 30.10.1987

Авторы: Морозов, Панков, Потапов, Танасейчук

МПК: G06F 13/16

Метки: группой, памяти, процессора, сопряжения, устройств

...содержимое35которого определяет выбираемый дешифратором 14 раздел 4 памяти и разрешенный вид доступа запись и/или чтение к этому разделу. В случае, еслипроизошел запрещенный для данногораздела 4 памяти вид обращения, тона регистре 12 фиксируется номер раздела памяти, к которому производилось ошибочное обращение, а такжеустанавливается триггер 16 что позФ45воляет программе обслуживания ошибки обращения к каналу определить,вызван ли этот сбой аппаратурой либоошибкой программирования,При включении питания системы мини(микро)ЭВМ или при канальной уста 50новке в процессе работы процессор 2вырабатывает сигнал "Сброс", устанавливающий триггер 15 в нулевое состояние, что соответствует режиму работыустройства "Системный", В этом...

Номер патента: 1348844

Опубликовано: 30.10.1987

Авторы: Иванов, Кравцов, Кривицкий, Святный, Фишман, Щербак

МПК: G06F 13/24

Метки: аналоговой, вычислительными, информацией, машинами, между, обмена, цифровой

...насчетный вход счетчика 69. Процессповторится сначала.Диаграммы напряжений, поясняющиеработу блока временного управления,представлены на фиг, 3,С выхода элемента ИЛИ 68 единичные сигналы поступают на второй входэлемента ИЛИ 29, вызывая тем самымпрограммы вычисления фазовых переменных. После выполнения программывычисления К-й фазовой переменнойпрограмма обработки прерываний запустит на выполнение фоновые задачи, 40выполнение которых будет продолжаться до завершения времени цикла ,.После завершения цикла программа обработки прерываний снова запустит навыполнение первую программу. Каждыйраз при запуске первой программы производится обмен информацией междуЦВМ 43 и БП 42, При этом на адреснойшине 45 ЦВМ 43 появляется первый адрес ВП 42, по...

Номер патента: 1348845

Опубликовано: 30.10.1987

Авторы: Бадалян, Лисечко, Петросян

МПК: G06F 13/36

Метки: формирователь, шинный

...сигнала по переднему и зад-.нему фронтам, а сигнал низкого уровня напряжения с выхода второго 2(первого 1) приемника поступает навходы элементов 7 (5) и 8 (6) задержки, обеспечивающих соответственнозадержку сигнала по переднему и заднему фронтам, Сигнал высокого уровня напряжения с выхода первого 5(третьего 7) элемента задержки посту 45пает на информационный вход первого3 (второго 4) передатчика, а сигналнизкого уровня напряжения с выходатретьего 7 (первого 5) элемента задержки поступает на информационный50вход второго 4 (первого 3) передатчика. Высокий уровень напряжения с выхода первого 5 (четвертого 8) элемента задержки поступает на блокирующиевходы второго 2 (первого 1) приемника и второго 4 (первого 3)...

Номер патента: 1348846

Опубликовано: 30.10.1987

Авторы: Коптев, Овчинников, Петриенко

МПК: G06F 15/173

Метки: вероятностных, графов, исследования

...управляющей вершиной, то при установке соответствующих триггеров 16 в нулевое состояние единичный сигнал, проходя через элементы ИЛИ 6, откроет элементы И 23, указывающие на присутствие в первом подграфе управляющих вершины. При этом из блока 34 будет считан код веса исполнительных вершин, имеющих н первом подграфе связь хотя бы с одной управляющей вершиной, Единичные потенциалы на соответствующих выходах 27 указывают на наличие исполнительных вершин, связанных впервом подграфе хотя бы с одной управляющей вершиной,В четвертом такте с входа 31 натактовый вход распределителя 24 поступает сигнал опроса, по которомураспределитель 24 выдает сигнал насвоей первый выход при этом открывается первый ключ 22, с выхода которого вес первого...

Номер патента: 1348847

Опубликовано: 30.10.1987

Авторы: Баранов, Васильев

МПК: G06F 15/173

Метки: ветви, графа, моделирования

...устройства. В этом случае через элемент И 9 данного устройства проходит последовательность импульсов первого разряда распределителя 28 импульсов. Последовательность импульсов с выхода первого элемента И 9 поступает на выход элемента ИЛИ 14, выходной сигнал которого открывает элемент И 7 во время фазы сдвига дополнительного двоичного кода Р младших разрядов веса первой ветви. Последовательность импульсов первого выхода распределителя 27 поступает через элемент И 7 на вход слагаемого сумматора 2, на вход второго слагаемого которого с выхода регистра 1 сдвигается дополнительный двоичный код Р младших разрядов веса первой ветви, Сумматор 2 последовательно во времени, начиная с младших разрядов, выполняет сумми 1 О 15 20 25 30 35 40 45 50...

Номер патента: 1348848

Опубликовано: 30.10.1987

Авторы: Ветров, Герасимов, Колесник, Шаршов

МПК: G06N 7/08

Метки: моделирования, систем, человек-машина

...который поступает на входы элементов И 44 и 60. В этом случае импульсы с генератора 41 импульсов через открытый элемент 59 запрета поступают на входы элементов И 58и 60 и проходят только через элементИ 60 на вычитающий вход реверсивногосчетчика 57. Импульсы, поступающиес генератора 41 импульсов через делитель 42 частоты, проходят только навычитающий вход реверсивного счетчика 45 через открытьп элемент И 44, Вэтом случае производится вычитаниеиз кодов реверсивных счетчиков 45 и57 до тех пор, пока коды на реверсивных счетчиках 45 и 14 не совпадут.При совпадении кодов преобразованияна реверсивных счетчиках 45 и 57прекращаются.Код числа с регистра 54, проходящий через открытые элементы И 55,суммируется с кодом числа, сформированного на...

Номер патента: 1348849

Опубликовано: 30.10.1987

Авторы: Бычковский, Захаров, Лаврик, Печунов

МПК: G06F 15/173

Метки: графов, моделирования

...в триггеры 2 матричной модели 1 графа заносится информация о топологии графа путем установки соответствующих триггеров 2 в единичное состояние, В единичное состояние устанавливаются триггеры 2 только тех узлов матричной модели 1, которым соответствует наличие в графе дуги. Триггеры 7, соответствующие вершинам, включаемым в первый подграф, устанавливаются в единичное состояние. Пуск устройства осуществляется путем подачи импульсного сигнала на вход 9. Этот сигнал устанавливает в нулевое состояние все арифметические устройства 8.Формирование значения числа связности для произвольной К-й вершины происходит путем параллельной передачи из узлов К-й строки матричной модели на К-й сумматор признаков наличия связей.этой вершины с другими...

Номер патента: 1348850

Опубликовано: 30.10.1987

Авторы: Балакирев, Луценко

МПК: G06F 15/173

Метки: графе, исследования, путей

...что обусловливает появление единичного сигнала на выходе элемента НЕ 4 и переход триггера 5 в состояние "1",На втором этапе вновь приводят20 устройство в исходное состояние, но регистры 1 О не обнуляются, а в матрицу 1 заносят информацию о топологии инвертированного графа, т.е. данные матрицы исходного графа, но транспортированные относительно неглавной диагонали.Затем пускают устройство и в счетчиках 8 повторно фиксируются наиболее ранние времена выполнения вершин ин 30 вертированного графа, которые в прямом графе соответствуют величинам максимальных путей из вершин графа в его конечную вершину. Однако в регистры 10 содержимое счетчиков 8 уже не ,записывается, так как единичный потенциал с первого разряда информационного счетчика 14...

Номер патента: 1348851

Опубликовано: 30.10.1987

Авторы: Андреев, Баранов, Валитов, Пестрякова

МПК: G06F 17/00

Метки: влияния, выходные, коэффициентов, параметров, параметры, радиоэлектронных, схем, элементов

...4 реагируУ5 ющего лишь на те номера сигналов, поступающих со счетчика 8, которые соответствуют установленным значениям данного канала варьирования. После сборки заданного варианта исследуемой 1 р схемы и задания значения параметра элемента схемы с выхода исследуемой схемы значение выходного параметра передается в АЦП 12, который преобразует измеренную аналоговую величину в цифровой код. После того как АЦП 12 преобразует измеренную аналоговую величину в цифровой код, он выдает сигнал "Конец преобразования", который поступает в счетчик 8, в котором увеличивается номер ячейки блока 3 памяти параметров элементов на единицу, Тот же сигнал Конец преобразования" поступает в схему 10 задержки, которая вырабатывает импульс, длительность...

Номер патента: 1348852

Опубликовано: 30.10.1987

Авторы: Беленов, Шостак

МПК: G06N 7/08

Метки: массового, моделирования, обслуживания, систем

...фиксируется в блоке анализа, отвечающего данному виду обслуживания. Кроме того, при этом производится по цепи обратной связи установка в 0" регистра 12.Если до появления сигнала с генератора 7 заявка в регистре 12 пройдет до последнего разряда, то она считается необслуженной в данной СМО и потерянной, т.е. осуществляется второй исход.Этот случай Фиксируется счетчиком 20 и через элемент 22 задержки производится установка в "0" регистра 12,При осуществлении всех перечисленных случаев выходов заявок сигнал через элемент ИЛИ 21 подается .на вычитающий вход реверсивного счетчика 4 и на другой вход триггера 9. Тем самым очередь уменьшается на единицу, а триггер, переходя в нулевое состояние, открывает элемент 8 запрета. При этом снимается...

Номер патента: 1348853

Опубликовано: 30.10.1987

Авторы: Долгоненко, Лихачев, Макаровский, Солозобов

МПК: G06N 7/08

Метки: дискретного, имитатор, канала, связи

...18 соединены с выходамй разрядовреверсивного регистра 15 сдвига. Переключатель 18 служит для установкиграничных значений задержки. Генератор 14 случайных чисел и элемент НЕ13 служат для формирования сигналовуправления сдвигом единицы в реверсивном регистре 15 сдвига вправо иливлево, Дифференцирующий элемент 21служит для выделения значащих моментов,дискретных сигналов (значащий момент - момент времени, в который знакпосылки действительно изменяется).Первый выход элемента 21 соответствует положительным значащим моментам,а второй выход элемента 21 - отрицательным значащим моментам. Датчики22 и 23 случайных чисел предназначеныдля формирования двоичного случайного числа в соответствии с выбраннымзаконом, Элементы 27 и 28...

Номер патента: 1348854

Опубликовано: 30.10.1987

Авторы: Кириллова, Петров, Спильный, Степанов

МПК: G06F 17/13

Метки: дифференциальных, решения, уравнений

...в блоки 8, - 8в решающие блоки 92 с индексами (1, 1),(п,2) (п,п). Для передачи инфор-,мации решающий блок 7 по шинам 1717 и 17 выдает в блок 5 соответственно информацию, сигнал ЗП и адрес. П 1 редзВеГлл нфорлция о ецгнл 1; свыхода элемента И 28 записывается врегистр 25 и одновреенно ио ппше 13"Запрос" поступает в решлкчпий блок92, который ерехолит нл подпрограмму чтения . 11 ля чтения блок 92 выс тлвляет адрес по шинам 14, который поступает нл вход депифрлтора 30, сигнал ЧТ по шине 14 Принимаемая информация с выхода регистра 25 черезключи 26 гоступает по шинлм 13 в решаюпий блок 92. К этому времени решающие блоки 92 с помощью блока 2 управления 2 подготовлены к расчету поля и после приема значений функциинл дополнителъшхр,нинах в...