Архив за 1981 год

Номер патента: 817701

Опубликовано: 30.03.1981

Авторы: Ильин, Попов, Скворцов

МПК: G06F 7/52

Метки: умножения

...подается множимое, представленное в унитарном коде 1 иэ ж (ш-ичная сис тема счисления), причем на вход первого дешифратора группы подается 45 ба в старших разрядов с регистра множимого. Выходы дешифратора представляют собой старший разряд множимого представленного в коде 1 из ш и т.д., а на вход последнего девщфратора группы подается 3 о в младших разрядов с регистра множимого, выходы которого представляют собой младший разряд множимого, представленного в коде 1 из в, выходы дешифраторов группы соединены с соответствующими входами сумматора 4.В зависимости от содержимого старшего разряда регистра 2 множителя по шине 3 разрешения подается либо не подается сигнал разрешения образования очередного частичного произведения. В случае наличия...

Номер патента: 817702

Опубликовано: 30.03.1981

Авторы: Герасименко, Корнейчук, Пономаренко, Рахлин, Савченко, Тарасенко, Торошанко

МПК: G06F 7/52

Метки: умножения, чисел

...на сумматоре 2 частичных произведений и подачу на второй вход сумматора 2 в каждом 1-м цикле (1-1)-го частичного произведения, сдвинутого на (1-1) разрядов вправо. Выдвигаемая вправо младшая цифра 1-го частичного произведения в и-м такте каждого 1-го цикла (кроме последнего и-го цикла) через элементы И 8 и ИЛИ 10 записывается в освобождающиеся разряды регистра 3. Блокировка такой записи в и-м цикле осуществляется сигналом с шины 1 б, поступакщим на вход ЗАПРЕ 1 Ъ элемента И 8, и объясняется тем, чтопоследний и-ый цикл является цикломобработки знаков,В последнем и-м цикле подача множимого на первый вход сумматора 2 через элемент И 7 блокируется единичным сигналом с шины 16, подаваемымна вход ЗАПРЕТА элемента И 7, н и-мтакте...

Номер патента: 817703

Опубликовано: 30.03.1981

Авторы: Гениевский, Лойко, Лотоева

МПК: G06F 7/52

Метки: деленияпоследовательно, параллельногодействия, умножения

...4 реверса. Изменение потенциалов на выходах последнего разрешаетработу счетчика 3 в режиме вычитания,счетчика 2 - в режиме сложения, и пе реключает распределитель 10 сдвигов.Сигналом с выхода 16 распределителя10 разрешается работа элемента И 9старшего разряда частного и подключается связанная с выходом 16 распреде лителя 10 группа элементов И 25 иИ-ИЛИ 26 коммутатора 7, Следующимипосле первого Вимпульсами, вьщаваемыми распределителем 11 на элементыИ 5 групп, осуществляется однократ ное вычитание делителя из содержимого старших разрядов счетчика 3. Первым импульсом следующего цикла работы распределителя 11 импульсов записывается единица в старший разрядсчетчика 2 и осуществляются межраэрядные переносы в счетчике 3. Этимже...

Номер патента: 817704

Опубликовано: 30.03.1981

Авторы: Глухова, Пешков

МПК: G06F 7/52

Метки: десятич-ных, умножения, чисел

...осуществляется прибавление либо вычитание, в зависимости от знака поступившего с выхода знака узла 5 навход управления видом операции десятичного сумматора 1, содержимого регистра-преобразователя 2 к содержимому сумматора 1. Одновременно с Формированием сигнала на выходах 9 и13 блок управления вырабатывает сигналы на выходах 10 и 12. Сигнал свыхода 12 поступает на вход приемарегистра 3 множимого и обеспечиваетзапоминание его содержимого. Сигналс выхода 10 управляет умножениемна два содержимого регистра-преобразователя 2.Таким образом, к началу второготакта цикла в преобразователе 2сформирован код двухкратного множимого. 6 На втором такте блок управленияанализирует разряд веса "2" своегоинформационного входа 8. Если, нанем "1", то блок...

Номер патента: 817705

Опубликовано: 30.03.1981

Авторы: Дербунович, Лейкехман, Нешвеев

МПК: G06F 7/52

Метки: множительное

...и-ый ряд4 Ц, устройства. Ячейки 1 и 2 содержатузел 3 формирования переноса, сумматор 4 по модулю два и элемент И 5,ячейки 2 кроме указанных элементовсодержат элемент НЕ б,45 Первый вход узла 3 формирования.переноса каждой Е-ой ячейки )-го ряда соединен с первым входом сумматора 4 по модулю дна той же ячейки и свыходом сумматора 4 по модулю два(х)-ой ячейки (-1)-го ряда, второй вход узла 3 - со вторым входомсумматора 4 по модулю два той же ячейки и с выходом узла 3 формированияпереноса (1+1)-ойячейки )-го ряда,55третий вход узла 3 - с первым входом элемента И 5 той же ячейки и стретьими входами узлов 3 формирования переноса всех ячеек )-го ряда,четвертый вход узла 3 - с третьимвходом сумматора 4 по модулю два и60 с выходом элемента И 5...

Номер патента: 817706

Опубликовано: 30.03.1981

Авторы: Нестеренко, Новиков, Супрун

МПК: G06F 7/52

Метки: octatka, безвосстановления, деления, чисел

...- в регистр 1 делителя,состояние регистра 7 частного безразличное, блок б коррекции частного записывает в триггер, имеющийсяв его составе, значение результатасравнения знаков делимого и делителяЕсли знаки операндов в исходномсостоянии .равны, то в первом циклевычисления происходит вычитание дели.теля из делимого, если знаки не равны, тов первом цикле вычисления происходит сложение делителя и делимого.на сумматоре 3. Для этого в первомцикле вычисления управленце работойпреобразователя прямого кода в дополнительный осуществляется выходом блока 6 коррекции частного.Таким образом, на входы сумматора3 в первом цикле вычисления поступает делимое в прямом коде, а дели тель - в прямом или дополнительномкоде. В конце первого цикла вычисления...

Номер патента: 817707

Опубликовано: 30.03.1981

Авторы: Козин, Маханов

МПК: G06F 7/544

Метки: преобразо-ватель, функциональный, цифровой

...что х; и у; стремятся к единице, при этом преобразуемый по выражению (б) числитель зависимости г стремится .к результату вычисления ЬЕ.Преобразователь работает следующим образом.Перед началом вычисления значение хо =Т вводится в регистр 2, в регистр 3 вводится значение уа -- Т, н регистр 1 вводится значение Тг. Затем на сумматор-вычитатель 4 посту 510 15 20 3 35 40 45 50 55 60 пает значение Т из регистра 1 и значение Т из регистра 2 через сдвига- тель 7. На сумматоре-нычитателе 4 получается значение г =Ту- ,которое записывается н регистр 1.Далее в преобразователе выполняется и однотипных итераций по уравнениям (2),(3) и (б) . На каждый 1-ой итерации сдвига на 1 разрядов вправо осуществляется на сднигателях 9, 7 и 8; хранение и выдача...

Номер патента: 817708

Опубликовано: 30.03.1981

Авторы: Воловик, Грибок, Ивасенко, Солецкий

МПК: G06F 7/62

Метки: выделения, вычитания, первогоимпульса, последовательностиимпульсов

...входными импульсами (см. фиг. 2), в момент пос.тупления импульса "Сброс" на нулевой вход первого триггера 1 на его единичном выходе будет формироваться нулевой низкий потенциал, таким образом первый триггер 1 устанавливается в нулевое состояние. На единичномвыходе первого триггера 1 будет низкий потенциал, который приведет к образованию высокого потенциала на выходе элемента И-НЕ б. Других изменений по переднему фронту импульса"Сброс" не происходит. С приходомпереднего фронта первого после импульса "Сброс" входного импульса(первым после импульса "Сброс" входным импульсом называется первый входной импульс, который следует послепереднего фронта импульса "Сброс" )на единичном входе второго триггера4 появляется высокий...

Номер патента: 817709

Опубликовано: 30.03.1981

Автор: Столяров

МПК: G06F 7/62

Метки: длясуммирования, канальное, частот

...показанной на фиг. 3, и содержит й 5-триггер (поз. 2-1-1, поз. 2-2-1 ипоз. 2-3-1), элемент И (поз, 2-1-2,поз. 2-2-2 и поз, 2-3-2) и элементзадержки (поз 2-1-3, поз2-2-3 ипоз. 2-3-3)Блок привязки 2-1 работает следующим образом.Входной импульс (а), (фиг.4) поступающий на вход устройства 1-1,переводит триггер из нулевого в единичное состояние (в), т.е. на его прямом выходе устанавливается логическая единица, разрешающая прохождениеимпульсов (б) с выхода тактового генератора 5, которые подаются на синхронизирующий вход блока привязки через элемент И 2-1-2, на выходе которой вццеляется первый из последующихза входным импульсов (1 а) импульсмногофазного тактового генератора(б), который поступает на выходеблока привязки (г), и через...

Номер патента: 817710

Опубликовано: 30.03.1981

Автор: Кондрашов

МПК: G06F 7/62

Метки: вычитания, сложения

...сложения и вычитания, а также для выработки сигнала разрешенияустановки, поступающего на управляющий вход регистра 4. Логический блок11 анализирует состояние выходовсхемы 10 сравнения, а также триггера18 признака операции.Модули чисел А и В сравниваютсясхемой 1 сравнения и на одном из выходов ее возникает сигнал, соответствующий результату сравнения, т.е.АВ или А(В. Одновременно модули чисел А и В поступают на инФормационныевходы коммутаторов 2 и 3, В зависимости от величин модулей чисел А иВ на выходах коммутаторов 2 и 3 возникают коды чисел, при этом на выходе коммутатора 2 - большее число (Б)а на выходе коммутатора 3 - меньшеечисло (М). Эти коды ( независимо от"вида ариФметической операции) поступают в счетчик б...

Номер патента: 817711

Опубликовано: 30.03.1981

Автор: Веригин

МПК: G06F 7/68

Метки: импульсов, умножения, частотыследования

...переноса. Чис"ло, содержащееся в счетчике 3, переписывается в регистр б, Этим же импульсом, но прошедшим через элемент, 4 задержки, счетчик 3 переводится в нулевое состояние, При этом схема 9 сравнения выключается и снимает сигнал с установочного входа триггера 8, который первым же импульсом генератора 1 переключается и закрывает узел 7 параллельного переноса, Цо поступления следующего импульса со входа 5 счетчик 3 накапливает новое число.Когда частота следования импульсов источника.5 постоянная, то чис" ло счетчика 3 становится равным числу регистра б. При этом срабатывает схема 9 сравнения и переключает триггер 8, который открывает узел 7 параллельного переноса, поступивший импульс источника 5 переводит регистр б в нулевое...

Номер патента: 817712

Опубликовано: 30.03.1981

Автор: Чернышев

МПК: G06F 9/50

Метки: дляприоритетной, импульсов, многоканальное, селекции

...И того же самого канала.На чертеже представлена блок-схема предлагаемого многоканального устройства.Устройство содержит триггеры 1 и 2, третий 3, четвертый 4, первый 5 и второй 6 элементы И, элемент НЕ 7, составляющие каналы 8-11, входы 12- 15 запроса устройства, выходы 16-19 идентиФикации устройства,.вход 20 синхронизации устройства, выход 21 наращивания устройства.Устройство работает следующим образом.Перед началом работы на входы сброса триггеров 1 и 2 (не показаны) поступает импульс общего сброса и устанавливает триггеры 1 и 2 каждого из каналов 8-11 в исходное нулевое состояние, Образуется цепь сквозного переноса (если на входы 12-15 не поступает ни один импульс запроса) импульсов синхронизации с входа 20 через элементы И 3 каждого...

Номер патента: 817713

Опубликовано: 30.03.1981

Авторы: Водеников, Попов

МПК: G06F 9/50

Метки: многоканальное, приори-teta

...нулевой потенциал, каналы устройства приводятся в начальноесостояние подачей на входы б сигналов сброса нулевого уровня, при этомйа выходе триггера 2 сбрасываемогоразряда появляется нулевой потенциал, который поступает на второй входтриггера 1 и устанавливает на еговтором выходе единичный потенциал,на выходах элементов И 3 и 4 установлены нулевые потенциалы. Послеснятия нулевого потенциала с входовб состояния триггеров сохраняются.Единичный сигнал запроса поступает на вход 7 и на третьи входы триггеров 1 каналов. В тех каналах, гдена второй вход триггера 1 с выходаэлемента И 3 предыдущего канала поступает нулевой потенциал, сигналзапроса не производит никаких изменений в состояниях триггеров канала.В том канале, где на первом...

Номер патента: 817714

Опубликовано: 30.03.1981

Авторы: Барбаш, Тимонькин, Ткаченко, Харченко

МПК: G06F 9/46

Метки: пикопрограммное

...23 и управляющие элементы И 24,В первом блоке б памяти записаны пикокоманды, которые могут. считываться в течение 5 микротактов, вырабатываемых блоков 2 в каждом рабочем такте устройства.Во втором блоке 20 памяти записаны однотактные микрокоманды, которыесчитываются в одном микротакте.Пикопрограммное устройство управления работает следующим образом.Каждый рабочий такт устройства состоит измикротактов (при реализации 5-тактного пикопрограммирования) .В исходном состоянии все элементы памяти находятся в нулевом состоянии, в регистр 4 записан адрес очередноймикрокоманды микропрограммы.По первому импульсу микротакта,который поступает с выхода блока 2на управляющие входы дешифраторов 5и 18, возбуждается один из выходовдешифратора 5 или...

Номер патента: 817715

Опубликовано: 30.03.1981

Авторы: Ищейкин, Муртазин

МПК: G06F 9/50

Метки: дляобслуживания, запросов, многоканальное, порядкепоступления

...в состояния 0-01, и запускается распределитель 11 импульсов; предназначенный для принудительного задания очереди при одновременном 45 поступлениизаявок на обслуживание от Двух или более объектов.В случайные моменты времени заявки ыа обслуживание в виде имПульсного или потенциального сигналов, причем минимальная длительность импульса заявки должна быть больше периодаповторения импульсов распределителя11, поступают на входыобслуживания10 и на входы элементов И 3. Есливыходы 9 каналов не возбуждены, топри поступлении заявки .с одного изобъектов, например, первого, и импульса с первоговыхода распределителя 11 триггер 4 первого канала 60устанавливается в "1 п и на выходеформирователя б формируется импульс,который код состояния...

Номер патента: 817716

Опубликовано: 30.03.1981

Авторы: Жабеев, Калачев, Кротевич, Морозов

МПК: G06F 9/48

Метки: прерыванияпрограмм

...содержит коммутатор 1:входных сигналов, сдвиговый регистр 202, схему 3 сравнения, элемент 4РАВНОЗНАЧНОСТЬ, элемент И 5, триггер6, счетчик 7 адреса, узел 8 согласо.Вания выходных сигналов.Устройство работает следующим об- рразом.Для установки устройства в исходное состояние ЭВМ загружает и-разрядный сдвиговый регистр 2, .выполняядля этого и операций чтения и установки триггера б в начальное состоя. ние. После начальной установки черези тактов сигнал с выхода коммутатора1 поступает на вход схемы 3 сравнениядля сравнения с сигналом, поступившимс коммутатора 1 на и тактов ранее .и. хранящимся в последнем разряде сдвигового регистра 2, Если схема 3 сравнения обнаруживает, что логическиеуровни выхода коммутатора 1 и сдвигового...

Номер патента: 817717

Опубликовано: 30.03.1981

Автор: Джагаров

МПК: G06F 11/10

Метки: импульсов, после-довательности

...тогда первый юеульс описанным. выше образом переписывает 1 из нулевого разряда счетчика в первый разряд и поступает в элемент задержки, посторонний импульс вызывает срабатывание элемента 2, так как на его второй вход в .этот момент действует сигнал О, сигнал 1 переписывается во.второй .разряд счетчика, Появление второго импульса контролируемой последовательности не вызывает переключения счетчика 1, так как совпадает на входе элемента 2 с задержанным элементом 4 первым импульсом. Однако посторонний импульс, задержанный элементом 4, вызывает срабатывание элемента 2, так как в этот момент на второй вход элемента 2 действует сигнал О,сигнал 1 записывается в третий разряд счетчика и поступает через элемент ИЛИ 3 на выход...

Номер патента: 817718

Опубликовано: 30.03.1981

Авторы: Замчевский, Сачанюк, Соляниченко, Стахов, Черняк

МПК: G06F 11/20

Метки: р-кодовфибоначчи

...блока 2 Фиксации сбоев, дополнительный элемент 14 И, выход которого является вторым выходом блока 2 фиксации сбоев.Устройство работает следующим образом.В исходном состоянии, после подачи на установочный вход б устройства единичного сигнала, триггеры 1.1-1.6 переходят в нулевое состояние. Предположим, что в регистре необходимо хранить код числа 5, представленного в минимальной форме 2-го кода Фибоначчи следующим образом:В разряда б 5 4 3минимальной форме 2-го кода Фибоначчи следующим образом:1 1 0 01 0 О,Номерразряда 6 5 4 3 2 1 Весразряда 4 3 2 1 1 1 2-й кодФибоначчи 1 0 0 0 0 0 Если под действием помехи триг-, гер 1.5 переходит в единичное состояние и код принимает вид 110000, тогда на его выходе появляется положительный потенциал,...

Номер патента: 817719

Опубликовано: 30.03.1981

Авторы: Бахур, Кавун, Кузьмин, Фомич, Шульман

МПК: G06F 11/34

Метки: производственногоконтроля, узлов, цифровых

...тест-программы. При равенстве номеров, если накопитель на магнитной ленте работает в режиме "Чтение впереди, блок 13 выдает сигнал в блок 6 и начинается запись"тест-програюеы в блок 14,где заканчивается запись по коду "Конец программы 11 Если блок 1 работает в режиме фЧтение найэад, то после выхода на необходимую зону блок 13 переводит накопитель в режим "Чтение вперед" и процесс записи в блок 14 происходит аналогичновышеописанному. После того, как тестпрограмма переписана с магнитной ленты в блок 14, стенд переходит в режим контроля цифрового узла. В блоке1 каждому тест-набору соответствуетевой адрес. Тест-наборы располагаются в порядке разрастания адресов,т.е. номеров тест-наборов. Тест-наборы поочередно заносятся в блок 7,а...

Номер патента: 817720

Опубликовано: 30.03.1981

Автор: Царапкин

МПК: G06F 11/20

Метки: многоканальный, резервированныйгенератор

...сиг- Оналы на выходах дешифраторов 3 и,следовательно, на выходах триггеров4 памяти появляются неупорядоченнымобразо Сигнал на выходе пороговыхэлементов 5 (с порогом срабатывания, б 5 равным в)появится при срабатывании дешифратора 3 и триггера 4 памяти какого-то г-го канала, сигнал с которого поступив на пороговые элементы а-ым по счету. При этом в каждом канале .на входах одного из элементов И б, выход которого соединен со входом установки делителя 2 частоты в состояние (г -1)К, присутствуют сигналы с выхода порогового элемента 5 и выхода дешифратора 3 г-го канала. На выходах элементов И б появляются сигналы, устанавливающие делители 2 частоты в состояние (г)К. Таким образом, все делители 2 частоты установлены в одно и то же...

Номер патента: 817721

Опубликовано: 30.03.1981

Авторы: Николаев, Храпко, Щербаков

МПК: G06F 11/22

Метки: многовы-ходных, узлов, цифровых

...осуществляется сжатие последовательности сигкалов иа сумматорах4 и регистрах 7. Блок 5 производитпреобразование (и+а)последовательнос-Щтей сигналов в одну последовательность, которая сжимается на сигнатурном анализаторе (регистр 6 с сумматором 3 по модулю два в. цепи обратной связи). Результат контроля в 65 виде кода-сигнатуры индицируется наиндикаторе 8.Измеренное таким образом значениесигнатуры сравнивается теперь с эталонным значением, зафиксированным втехнической документации на данноеизделие. Изделие признается годнымв случае совпадения значений измеренной и эталонной сигнатур. В противном случае иэделие бракуется.Повышение полноты контроля достигается следующим образом.При отсутствии регистров 7 исумматоров 4 (как в...

Номер патента: 817722

Опубликовано: 30.03.1981

Автор: Крылов

МПК: G01N 1/00

Метки: запасами, моделирования, сис-темы, складскими

...пластинах и сердечниках или плоские магнитные диски и пленки. Выход блока 10 подключен к первому входу вычислительного блока 11. В состав вычислительного блока 11 входят типовые автоматические схемы для выполнения арифметических и логических операций, а также для выведения информации с других блоков устройства на блок 12 индикации.Устройство работает следующим образом.В первом канале генератором 1 Формируются случайные последовательности импульсов, имитирующие моменты времени поставок на склад запасов изделий. Интенсивности поступления запасов задаются в регистре 2 и расшифровываются дешифратором 4. Второй канал генератора 1 предназначается для формирования потоков импульсов, представляющих собой запросы потребителей. Интенсивность...

Номер патента: 817723

Опубликовано: 30.03.1981

Авторы: Крылов, Крылова, Прунцева, Сидоркин

МПК: G06N 1/00

Метки: массового, моделирования, обслуживания, сис-tem

...приборов и пребывание их в ные величины с требуемыми для моделисостоянии восстановления (ремонта). рования входных потоков заявок, времеНакопитель 7 очереди представля- нем обслуживания и наработки обслует собой. суммирующий трехвходовый живанвжх узлов на отказ законами рассчетчик с двоичным или десятичныа З пределеиия вероятностей.кодированием В генераторе 4 потоков заявок неБлоки 8 и 9 логических элементов прерывнне случайные напряжения подсодержат наборы из и (и - равно чис- вергаются квантованию, промежуточнолу обслуживающих приборов) схем ре- . му запоминанию и преобразованию воализацин операции "Запрет". Ори от- временные интервалы. Импульсы, ограсутствии сигналов на входах запрета ничивающие получаемые временные...

Номер патента: 817724

Опубликовано: 30.03.1981

Автор: Осипенко

МПК: G06F 17/10

Метки: аналого-цифровое, длявычисления, свертки, функций

...многоканального блока умножения, входы второй группы которого подключены в обратном порядке квыходам соответствующей цифровой линии задержки второй группы и к выходу соответствующего переключателя,вход цифровой линии задержки соединен с выходом соответствующего пере.ключателя. 5 0 5 26 2 ЗО 35 ао На фиг.1 изображена схема предлагаемого устройства; на фиг.2 структурная схема.Аналого-цифровое устройство для вычисления свертки Функций содержит (Фиг.1) соединенные последовательно первый масштабный блок 1, вход которого является первым входом устройства, и первый ГЦП 2, к выходам которого подключены первые цифровые линии 3 задержки каждой пары, соединенные последовательно второй масштабный блок 4, вход которого является...

Номер патента: 817725

Опубликовано: 30.03.1981

Авторы: Тищенко, Якименко

МПК: G06F 17/10

Метки: анализаторсигнала, время-импульсный

...в блок 9умножения, а со входа 1 поступает навхбд время-импульсного модулятора 2,в котором осуществляется преобразование мгновенного сигнала в определенные моменты времени (через интервал дискретизации дс) в эквивалентное количество импульсов Ер , котоР,п 0рые поступают в блок 3 регйстров,содержащий регистры 4,6 и 8 (связиуправляющих входов модулятора 2 иблока 3 регистров с соответствующимивыходами блока 12 синхронизации непоказаны).По мере поступления пачек импульсов Еес выходов блока 3 регистровв блоке 9 умножения формируются произведения их с сигналом х(с) , кото- ,20 рые подаются на соответствующие О,1,2,.(й) входы блока 10 накопления. После окончания реализациисигнала х(с) в блоке 10 в реальноммасштабе времени будет...

Номер патента: 817726

Опубликовано: 30.03.1981

Авторы: Боюн, Козлов, Тракай

МПК: G06F 17/13

Метки: интеграль-ных, решения, уравнений

...2, Авторское свиде, льство СССРпо заявке Р 2599160/18-24,кл.6 Об Х 1/02, 1978 (прототип). После окончания 1-ой итерации в ре"версивных счетчиках 5 содержатся значения функции у(х), а на выходахсумматоров 3 - значения соответствующих невязок Е,(х ), ПосЛедующиеитерации выполняются аналоГично.После выполнения р-ой, последней итерации, сигнал переполнения второгосчетчика 10 поступает в блок 8 управления, который выдает команду наокончание работы.Блок 8 управления работает следующим образом,Сигнал "Начальная устййовкаф, поступающий на элемент И 20, осуществ-.ляет передачу дополнительного кодавеличины разрядности р с регистра 15на первый вход второго счетчика 10и устанавливает триггер 13 в состояние, открывающее элемент И 19,...

Номер патента: 817727

Опубликовано: 30.03.1981

Авторы: Литвинов, Севастьянов

МПК: G06F 17/17

Метки: цифровой, экстраполятор

...в сумматор 3, ренерсивный счетчик 5 и счетчик 10 обнуляются, триггер 14 устанавливается в единичное состояние. После этого текущеезначение кода записывается в регистр 1 и реверсивный счетчик 5 подается напервый вход сумматора 3, н которомвычисляется разностьР И 11 . Код разности, полученной в сумматоре спомощью преобразователя 4 преобразуется в частоту следования импульсов.Выходная частота преобразователя 55Г2 Гр 7 ЙПгде Го в . опорная частота;Г М Гф значение преобразуемогокода;К - разрядность кода. 60Опорная частота Г подается такжена вход счетчика 10. Разрядностьсчетчика выбирается из условиякоэффициент пересчета счетчика 10,максимально необходимое время заполнения счетчика;разрядность счетчика,где К"оВремя заполнения счетчика может...

Номер патента: 817728

Опубликовано: 30.03.1981

Авторы: Востриков, Гаврилов, Хачатурова

МПК: G06G 7/18

Метки: частнойпроизводной

...знака - с вторым входом второго блока умножения, выход первого,блока умножения соединен с входом интегратора, а выход второго блока умножения является выходом устройства.На чертеже приведена.,блок-скема предлагаемого устройства.Устройство содержит элемент сравнения 1, усилитель 2, блоки 3 и 4 умножения, интегратор 5, диффереициатор 6, блок 7 выделения модуля, блок 8 определения знака.817728 устройство работает следующим образом.Контур, содержащий усилитель 2, блок 3, интегратор 5 и замкнутый через элемент 1 сравнения, осуществляет дифференцирование по времени входного сигнала у эа счет размещения интегратора 5 в цепи обратной связи. Одновременно осуществляется деление полученной производной у на модуль производной х ,...

Номер патента: 817729

Опубликовано: 30.03.1981

Автор: Метс

МПК: G06G 7/186

Метки: дифференцирующее

...в соответствии с выражениемО(с) 5 Ъ(с)дс-О(с)дс /(ас)Ь 2где мс -с =с -с - ийтервалы времени интегрирования (фиг.2)Устройство работает следующим образом.В начальном Состоянии выходныенапряжения интеграторов б и 15 равнынулю, ключи 3,4 и 5 разомкнуты, ключ18 эамкнут. В начале интегрированияблок 19 синхронизации замыкает ключи3 и 5 и размыкает ключ 18. В течениепервого интервала (сЬ -с) интеграторб интегрирует неинвертированное входное напряжение. В момент с сигналомс блока 19 инвертор-повторитель 2переводится в инвертирующий режим,а 0-триггер 23 - в состояние, соответствующее полярности выходного сигнала компаратора 10. В течение второго интервала (с -с ) интегратор бинтегрирует инвертированное входноенапряжение. К моменту съ на...

Номер патента: 817730

Опубликовано: 30.03.1981

Автор: Белянина

МПК: G06G 7/186

Метки: дифференцирующе-сглаживающееустройство

...резистор, а с выходом интегратора - через третий зарядный конденсатор, выходы интегратора. и операционных усилителей являются соответствующими выходами устройства. 15На чертеже представлена схема предлагаемого устройства.Устройство содержит операционный усилитель 1, масштабирующие резисторы 2 и 3, интегрирующий конден сатор 4, масштабирующие резисторы 5 и б, операционный усилитель 7, интегратор 8, зарядные конденсаторы 9-11, входной резистор 12, разрядный резистор 13.Устройство работает следующим образом.Структура устройства обеспечивает равенство коэффициентов при одинаковых степенях полиномов числителя и знаменателя301+а +а О (Р)-3 о Й +а Р+аР +а Р +а Рь 0 (Р) ЬЯ, +а, фо,Р2 ь 1+ар+а р +ср +а р О- зас срр" %Рф Р" Ую где р -...