Нешвеев

Номер патента: 1610486

Опубликовано: 30.11.1990

Авторы: Беличенко, Демочко, Кордюмов, Нешвеев

МПК: G11B 27/36, G11B 5/02

Метки: гибких, дисках, магнитных, накопителей, характеристик

...триггер 31 и взводит егов единицу. Процесс измерения периоданачался. Следующий признак началапериода (он же признак конца периода)сбросит в ноль триггер 30 конца отсче"та и остановит работу таймера.Если измеряемый интервал временипревосходит возможности данной настройки таймера то сигналом переполнения счетчика 33 сбрасывается в нольтриггер 30, работа таймера прекращается и выдается "1" сигнала "Готовность" с выхода элемента И 32,На Фиг. 4 представлен возможныйвариант реализации регистра 7 ампервольтметра, обеспечивающий согласованную работу стандартного ампервольт 1610486гистра 43 подключены к входам блока44 транзисторных ключей, выходы которого подключены к входам управленияампервольтметра 16. Тактовые входытриггеров 41 и 42 объединены...

Номер патента: 1434439

Опубликовано: 30.10.1988

Авторы: Антосик, Дербунович, Иванов, Лобанов, Морозов, Мызь, Нешвеев, Черкай

МПК: G06F 11/28

Метки: выполнения, программ

...сохраняется количество импульсов синхронизации незавершенного линейного участка). Одновременно сигналом, поступающим с информационного (участка) выхода 30 блока 8 управления на вход 39 записи счетчика 12, производится запись в этот счетчик информации об адресе возврата процессора, поступающей с информационного выхода 82 блока 4 регистровна информационный вход параллельнойзаписи счетчика 12, и выполняетсяпереход к шагу 24 алгоритма (Фиг.12,оператор 23 "Загрузка состояния процессора из стека. Загрузка адреса возврата").Шаг 24.Бьп 1 олиение команды вызова подпрограммы микроЭВМ сопровождается загрузкой в стек состояния процессора (см. шаг 20 алгоритма), Причем в результате выполнения первой операции процедуры загрузки в стек записывается...

Номер патента: 1424020

Опубликовано: 15.09.1988

Авторы: Антосик, Дербунович, Ковалев, Мызь, Нешвеев, Сирота, Шандрин

МПК: G06F 11/26

Метки: генератор, тестов

...5, группы выходов блока 2 памяти устанавливают н высокаимпедансное состояние,группа повторителей коммутатора 3открывается и информация с выходовФормирователя 1 псевдослучайных чисел поступает на выходы устройстваТаким образам, в момент установкиединичного зцачеция сигнала Циклвыборки команды" происходит изменение состояния Форльиравателя 1 псевдослучайных чисел и счетчика 5 на одиншаг и информация на выходы 8,13 поступает па шинам из блока 2, а приустановке нулевого значения состояния формирователя 1 псевдослучайныхчисел ц счетчика 5 це изменяются,информация ца выходы поступает с второй группы выходов разрядон формирователя псевдослучайных чисел, чтоможет быть интерпретировано соответственно как первое, второе и последующие слова команды...

Номер патента: 1372362

Опубликовано: 07.02.1988

Авторы: Дербунович, Нешвеев, Сирота

МПК: G11C 19/00, G11C 29/00

Метки: регистра, сдвига

...20Устройство функционирует следующим образом,Перед началом работы в сдвиговыйрегистр 1 заносится необходимая исходная информация. При этом н каждый 25разряд сдвигоного регистра 5 заносится бит четности соотнетствующей группы битов исходной информации н сдвигоном регистре 1. Так в первый разряд в-разрядного сдвигового регистра 305 заносится бит четности информации н1, щ+1, 2 щ+1(К)в+ разрядахи-разрядного сдвигового регистра 1во второй разряд - бит четности 2,в+2,2 в+2. (К)в+2 разрядов сдвигового регистра 1 и т.д, Если передначалом работы сдниговый регистр 1обнуляется, то сдвиговый регистр 5обнуляется также.В процессе работы бит четностиинформации, находящийся на входе 6 ив щ, 2 щ(К)щ разрядах сдвигового регистра 1, формируется на...

Номер патента: 1259213

Опубликовано: 23.09.1986

Авторы: Нешвеев, Раисов, Сирота, Сухер, Тройников

МПК: G05B 19/18

Метки: задания, программного, системах, скорости, числового

...регистра подинтегральной функции цифрового интегратора 7 блок. 4 сравнения вырабатыва/ет сигнал, который по входу 16 пос тупит в блок 8 управления, По этому сигналу блок 8 управления перекроет выхад 18 и в регистре подинтегральной функции цифрового интегратора 7 зафиксируется код конечной скорости, а частота импульсов на выходе интегратора перестанет. изменяться. Появление импульса переполнения на выхоце регистра 11 конца отработки кадра свидетельствует об отбработке за данного пути. Импульс переполнения 213 4с выхода регистра 1 конца отработки кадра по входу 27 поступает в блок 8управления, и работа устройства прекращается.Режим торможения.В этом режиме от программы через блок 8 управления в регистр 3 скорости перед началом работы...

Номер патента: 1211695

Опубликовано: 15.02.1986

Авторы: Балагов, Мурза, Нешвеев, Простаков, Раисов, Спасский, Тройников

МПК: G05B 19/18

Метки: задания, программного, системах, скорости, числового

...4 сравнения вырабатывает сигнал, который поступит на вход 18 блока 6 управления, При наличии синхронизации в работе блоков 2, 5 и 9 это произойдет точно в тот момент, когда будет отработан последний шаг заданного перемещения, С приходом сигнала с выхода блока 4 сравнения в блок 6 управления работа устройства прекращается.Режим разгона и торможения в одном кадре. В этом режиме от программы в блок 6 управления поступают команды "Разгон", "Торможение", и код скорости, до которой необходимо осуществить разгон, Торможение происходит в конце кадра до скорости, с которой начинался разгон. При наличии команд "Разгон" и "Торможение", выход 14 блока 6 управления с выхода остается закрытым, а 15 в регистр (скорости) 7 записывается код скорости, до...

Номер патента: 966665

Опубликовано: 15.10.1982

Авторы: Балагов, Гончаренко, Мурза, Нешвеев, Павлов, Простаков, Раисов, Спасский, Сухер, Тройников

МПК: G05B 19/18

Метки: интерполятор, многокоординатный, цифровой

...иодноразрядных сумматоров 4 ии - 1 блоков 5 двухкоординатной интерполя. Э 0ции. Блоки 5 работают по методу вычисления оценочных функций;Для интерполирования прямой в и-мерномпространстве из программы вводятся величиныкоординатных приращений ЬХ;, где= 1, 2,. и, Исходными программными данными дляработы блоков интерполяции являются: для .первого блока 5 интерполяции - приращениепо первой координате ЬХ и сумма приращев,ний по остальным координатам ЬХ для 4 ф1 авторого блока 5 интерполяции - приращение по второй координате ЬХ 2 и суммаиЬХ и т.д,; для. последнего блока -. 45приращения по координатам ЬХп 1 и ЬХ,.В счетчик 2 с выхода первого сумматора 4ивводится общая сумма приращений- ЬХ, Оп= Хп- Ьфи-и ЬХп где О О 2 Оп - оценочные...

Номер патента: 817705

Опубликовано: 30.03.1981

Авторы: Дербунович, Лейкехман, Нешвеев

МПК: G06F 7/52

Метки: множительное

...и-ый ряд4 Ц, устройства. Ячейки 1 и 2 содержатузел 3 формирования переноса, сумматор 4 по модулю два и элемент И 5,ячейки 2 кроме указанных элементовсодержат элемент НЕ б,45 Первый вход узла 3 формирования.переноса каждой Е-ой ячейки )-го ряда соединен с первым входом сумматора 4 по модулю дна той же ячейки и свыходом сумматора 4 по модулю два(х)-ой ячейки (-1)-го ряда, второй вход узла 3 - со вторым входомсумматора 4 по модулю два той же ячейки и с выходом узла 3 формированияпереноса (1+1)-ойячейки )-го ряда,55третий вход узла 3 - с первым входом элемента И 5 той же ячейки и стретьими входами узлов 3 формирования переноса всех ячеек )-го ряда,четвертый вход узла 3 - с третьимвходом сумматора 4 по модулю два и60 с выходом элемента И 5...

Номер патента: 798730

Опубликовано: 23.01.1981

Авторы: Нешвеев, Тройников

МПК: G05B 19/4103

Метки: интерполятор, круговой

...координат в интерполяторе происходит при больших скоростях подачи станка на постоянной минимальной частоте (10020 Гц), определяемой следящим приводом станка 31. 55Однако такой интерполятор в силу своих конструктивных особенностей не может обеспечить требуемой точности. вычислений координат обрабатываемого контура. Погрешность интегри рования в интерполяторе значительная, точность интерполирования недостаточная, а следовательно, данный интерполятор не обеспечивает требуемойточности обработки деталей. 65 Цель изобретения - повышение точнОсти интерполятора.Поставленная цель достигаетсятем, что круговой интерполятор, содержащий первый интегратор и в каждой координате интерполирования второй интегратор, первый вход которогосоединен...