Арифметическое устройство

5 :у му 1 енч М Б А ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОУСКОМУ СВИ ЕТИЛЬСТВУ Союз Советских Социалистических Республик(5 ЦМ, Кл. с присоединением заявки Й 9 6 06 Г 7/38 Государственный комитет СССР по делам изобретеиий и открытий(71) Заявитель Кировский политехнический институт(54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО Изобретение относится к цифровойвйчислительной технике и может применяться з цифровых вычислительныхщашинах для вычисления элементарныхфункций.Известны арифметические устройства, работающие с информацией, представленной в виде векторов, предназначенные для решения задач, содержащих элементарные функции 1 и 2).Недостаток устройств - низкоебыстродействие при вычислении функций й= 81 пагсЩУ/х, Е= созагс 1 ду/х,где х, у - аргумента, й, й 2 - значения функций.Наиболее близким по техническойсущности к предлагаемому являетсяарифметическое устройство, содержащее регистры, блоки сдвига, сумматоры 2),Известное устройство реализуеталгоритм 25Однако быстродействие устройстваограничено последовательным характером выполнения этапов вычислений,так как структура устройства не приспособлена для совместной реализации 30 первого и второго этапов вычислений. где 1 = 0,1п; и - разрддцосъустройства; х Ч , 6; - значения координат и угла вектора на 1-ойитерации; Щ б+- функция, по-,казывающая направление вращения вектора; с - угловая постоянная, рав 5 ная агсд 2Устройство вычисляет значенияфункций г = 81 пагс 1 Я У/х и Йд= со 8агсдУ/х в два этапа,Напервом этапе выражения (1) реа 1 О лиэуются с начальными условиями хе=хЧО = Ч Оо= О, с выбором направлейиявращения вектора по закону=81 Чп(-Ч;)и с конечными результатами ху,=йцР+ уэ,уэ:о йн атстйу/х, гдн5 К щуу (1+2 тф) - постоянный яоэффну:Оциейт удлинения вектора.На втором этапе выражения (1) реализуются с начальными условиями хо==1/Кй Чо = Ой Фо агс 1 д У/х, с выбором20 вращения вектора по закону=т 81 дП 9 И С КОНЕЧНЫМИ рЕЗуЛЬтатаМИхИ= Ез= созагс 1 дУ/х, Уи =формула изобретения полученной на предыдущей итераций,в первом сумматоре 8 происходит операция вычитания (сложения) поступивших в него величин Ч; и х"2-", т.е.на выходах первого сумматора 8 образуется величина У +- У -х 2Одновременно в зависимости от значения величины , полученной на предыдущей итерацйи, во втором суммато"ре 9 происходит операция сложения(вычнтания) поступивших в него величин х и У 2 - , т.е. на выходахвторого сумматора 9 образуется вели;чина х = х,+Ч, 2 " . В концепервого такта величина у передч+4ется из первого сумматора 8 на пятыйрегистр 5,.а величина Ч, передается иэ пятого регистра 5 в первый регистр 1. Одновременно величина х +передается из второго сумматора 9 втретий регистр 3, а величина х 4+передается из третьего регистра 3 во.второй регистр 2.По окончании второго такта с выхода знакового разряда первого регистра 1 снимается значение функции,показывающей направление вращениявекторов= в 1 дп(-Ч+,), котороеиспользуется при выполнении следующей (1+1)-ой итерации.После и-кратного .повторения итераций в первом 1, втором 2, третьем 3,пятом 5 регистрах образуются результатыв первом регистре 1 - Чп = 0;во втором 2 - хщ кхтттв;в третьем 3 - х= Г= совахсдУ/хив пятом 5 - Ч= Е= в 1 пагс 1 дУ/х.Входы регистров 1-5 используютсядля ввода в арифметическое устройство начальных значений, а выходы регистров 1-5 используются для выводаиэ арифметического устройства конеч 1 юх результатов,Четвертый регистр 4 и следующиевзаимосвязи между узлами арифметического устройства, связи выходоваретьего 3 и четвертого 4 регистров,соответственно, с третьими и четвертыми входами второго сумматора 9; связи выходов второго сумматора 9 со входами второго регистра 2 и связи выходов первого сумматора 8 со входами первого регистра 1 могут быть использованы при вычислении других элементарных функций, например агсд /х, в 1 пч 2, сов 9,где х, У и У аргументы.Эффективность изобретения заключается в повышении быстродействия устройства за счет уменьшения 2 време ни вычисления. 1 Арифметическое устройство, содержащее регистры, блоки сдвига, сумматоры, причем выходы первого и второго регистров подключены, соответственно, ко входам первого и второгощ блоков сдвига, первый и второй вхо 3ды первого сумматора подключены,соответственно, к выходам первогорегистра и второго блока сдвига, выход первого сумматора подключен ковходу первого регистра, первый, второй, третий и четвертый входывторого сумматора подключены, соответст-венно, к выходам второго регистра,первого блока сдвига, третьего ичетвертого регистров, соответствен 30 но, выход второго сумчатора подключен ко входам второго и третьего .регистров о т л и ча ю щ е е с ятем, что, с целью увеличения быстродействия, в устройство введен пятыйЗ регистр, вход которого подключен квыходу первого сумматора, а выход -ко входу первого регистра, выходтретьего регистра подключен ко входу второго регистра.40 Источники информации,принятые во внимание при экспертизе1. Патент Японии Р 24303,кл. 97/7/Е 39, 1967.,2. )Байков В.Д. и Смолов В.Б.Аппаратурная реализация элементар 45ных функций в ЦВМ. Л., изд-во ЛГУ,1975, с. 3-76 (прототип).ф лм:т14798821 фиг. ФАР 10048/бб Тираж 756 Подписно нии За ПП "Патент", г. Ужгород, ул. Проектная,Фил