Оперативное запоминающее устройство

О П И С А Н И Е У 52469ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(45) Дата опубликования описания 30,07.80 Авторыизобретения Г. Чаусский Скорик, С. Е. Токовенко 71) Заявите(54) ОПЕРАТИВНО Е УСТРОЙСТВ Поставле устройство сумматоры причем одн 5 дулю два п ля, выходы ны с други ми входами ходы кото 10 мента И, вь устройства.иная цель достигается тем, что содержит генератор импульсов, по модулю два и элемент И, и из входов сумматоров по моодключены к выходам накопите- генератора импульсов соединечи входами накопителя и други- сумматоров по модулю два, вырых подключены к входам элетход которого является выходом относится к запомина На фиг. 1 изображен схема оперативного за 5 ройства (ОЗУ); на фиг ные диаграммы, поясняю Устройство содержит ( тель 1, состоящий пз дво щих элементов 2, дешифр 0 гистр 4 адреса, генератор маторы 6 по модулю два Выходы дешифратора чены к одним входам н пз входов сумматоров 6 5 ключены к выходам нак генератора 5 импульсов гимн входами накопител дами сумматоров 6 по мо которых подключены к в 7, выход которого являетИзобретение ющим устройствам.Известны оперативные запоминающие устройства 11, 2.Одно из известных устройств содержит числовые линейки, счетчики, управляющие и выходные шины 11.Недостатком этого устройства являются большие аппаратурные затраты,Из известных устройств наиболее близким техническим решением к изобретению является оперативное запоминающее устройство, содержащее накопитель, дешифратор адреса и регистр адреса, причем входы дешифратора адреса подключены к выходам регистра адреса, а выходы - к одним из входов накопителя 21.Однако это устройство может работать только с основанием счисления К = 10 и требует использования в качестве запоминающих элементов накопителя пересчетных схем, требующих наличия тактового питания и исключающих возможность применения серийных матриц памяти, выполненных на БИС (больших интегральных схемах). Указанные обстоятельства приводят к большим аппаратурным затратам и снижают надежность устройства.Цель изобретения - упрощение устройства и повышение его надежности. а функциональная поминающего уст- . 2,а - к - временщие его работу. см. фиг. 1) накопиичных запоминаюатор 3 адреса, ре импульсов, суми элемент И 7.3 адреса подклюакопителя 1. Один по модулю два подопптеля 1. Выходысоединены с ,руя 1 и другими кходулю два, выходы ходам элемент Ися выходом 8 ттст 752469ройства. Вход 9 синхронизации записислужит входом устройства.Работа ОЗУ заключается в следующем.Генератор 5 импульсов выдает циклически комбинации потенциалов, например, на четырех выходах в двоично-десятичном коде (см. фиг. 2,а - г). Смена кодовой комбинации производится с частотой в десять раз большей, чем частота следования сигналов входного фазоимпульсного кода с десятичным кодированием, подаваемых на вход 9. При записи информации в накопитель 1 с регистра 4 адреса поступает сигнал и дешифратор 3 подключает входы определенной группы двоичных запоминающих элементов 2 к входу 9. Сигнал входного фазоимпульсного кода (см. фиг. 2,д) по входу 9 обеспечивает запись в двоичные запоминающие элементы 2 накопителя 1 той комбинации (см. фиг. 2,е - и), которая в данный момент образовалась на выходах генератора 5 импульсов.При считывании информации по адресу выбирается группа двоичных запоминающих элементов 2 и их выходы подключаются к выходам накопителя 1. При совпадении кодовой комбинации (см. фиг. 2, а - г и фиг. 2, д - з) на входах сумматоровбпомодулю два на выходе элемента И 7 появляется сигнал в фазоимпульсном коде (см. фиг, 2, к). На приведенных диаграммах изображен случай, когда записано и считано число 5 в десятичной системе счисления в фазоимпульсном коде.ОЗУ может работать с разным основанием системы счисления, которая определяется системой счисления фазоимпульсного кода, цикличностью повторения кодовых комбинаций на выходах генератора и не зависит от вида кода (1 в 2 в 4 в 8 или 1 - 2 - 4 - 2 и т, д.),Устройство может быть реализовано наоснове интегральных схем (ИС) серий 155, 133, 505, 176, 527 и т. д. В качестве генератора импульсов может быть использована 5 декада К 155 ИЕ 2, в качестве накопителя -К 155 РУ 2, а в качестве сумматоров - К 155 ЛРЗ.Описанное устройство позволяет существенно уменьшить число ИС и увеличить на дежность оперативного запоминающего устройства с фазоимпульсным представлением информации. 15 Формула изобретенияОперативное запоминающее устройство,содержащее накопитель, дешифратор адреса и регистр адреса, причем входы дешиф ратора адреса подключены к выходам регистра адреса, а выходы - к одним из входов накопителя, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства и повышения его надежности, оно содержит 25 генератор импульсов, сумматоры по модулю два и элемент И, причем одни из входов сумматоров по модулю два подключены к выходам накопителя, выходы генератора импульсов соединены с другими вхоЗ 0 дами накопителя и другими входами сумматоров по модулю два, выходы которых подключены к входам элемента И, выход которого является выходом устройства.35Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМо 313222, кл. 6 11 С 11/00, 1969,2. Авторское свидетельство по заявке40 2457817/18-24, кл. 6 11 С 11/00, 1977 (прототип),Типография, пр. Сапунова, 2 Заказ 1454/6 Изд.393 НПО Поиск Государственного комитет 113035, Москва, ЖТираж 673 Подписное ССР по делам изобретений и открытий аушская наб., д. 4/5